[发明专利]用于实现纳米级延时的电路结构有效
| 申请号： | 200810155275.7 | 申请日： | 2008-10-29 |
| 公开（公告）号： | CN101729047A | 公开（公告）日： | 2010-06-09 |
| 发明（设计）人： | 刘晓飞;刘新宇;肖天昊 | 申请（专利权）人： | 苏州中科集成电路设计中心有限公司 |
| 主分类号： | H03K17/28 | 分类号： | H03K17/28;H03K17/284 |
| 代理公司： | 南京苏科专利代理有限责任公司 32102 | 代理人： | 陈忠辉;姚姣阳 |
| 地址： | 215021 江苏省苏州市工业园*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种用于实现纳米级延时的电路结构，其特点是：包括晶体管M1～M13，晶体管M1、M2、M3、M4、M5相互并联，各自的源端分别连接电源，各自的漏端分别连接，晶体管M6的漏端与栅级和晶体管M7的栅级，晶体管M6、M7组成一个电流镜，晶体管M7、M8串联，晶体管M8、M9组成缓冲器的第一级反相器，晶体管M10，M11，M12，M13，串联组成缓冲器的第二级反相器，缓冲器的充、放电电流受到数字控制电流源的控制，当晶体管M5常开时，通过开启或者关闭M1～M4来调整流过缓冲器的电流，实现延时变化。采用本发明后，数字控制向量直接对应延时值，降低了设计难度，提高电路的可重用性。 | ||
| 搜索关键词： | 用于 实现 纳米 延时 电路 结构 | ||
【主权项】：
用于实现纳米级延时的电路结构，其特征在于：包括晶体管M1～M13，晶体管M1、M2、M3、M4、M5相互并联，各自的源端分别连接电源，各自的漏端分别连接，晶体管M6的漏端与栅级和晶体管M7的栅级，晶体管M6、M7组成一个电流镜，晶体管M7、M8串联，晶体管M8、M9组成缓冲器的第一级反相器，晶体管M10，M11，M12，M13，串联组成缓冲器的第二级反相器，缓冲器的充、放电电流受到数字控制电流源的控制，当晶体管M5常开时，通过开启或者关闭M1～M4来调整流过缓冲器的电流，实现延时变化。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州中科集成电路设计中心有限公司，未经苏州中科集成电路设计中心有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810155275.7/，转载请声明来源钻瓜专利网。
- 上一篇：一种交通路况信息处理方法
- 下一篇：计算光网路的网络可用性的方法、装置
