[发明专利]垂直纳米线FET器件的制造方法以及由该方法制造的FET器件无效
申请号: | 200810165811.1 | 申请日: | 2008-09-23 |
公开(公告)号: | CN101399207A | 公开(公告)日: | 2009-04-01 |
发明(设计)人: | H·德利吉安尼;黄强;L·T·罗曼基夫 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | H01L21/336 | 分类号: | H01L21/336;H01L21/208;H01L29/78;H01L29/06;H01L29/423 |
代理公司: | 北京市中咨律师事务所 | 代理人: | 于 静;李 峥 |
地址: | 美国*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种垂直纳米线FET器件的制造方法以及由该方法制造的FET器件。通过以下步骤形成包括垂直半导体纳米线的垂直场效应晶体管(FET)。在形成于底部电极上的底部电介质层中产生柱状孔。通过镀敷垂直半导体纳米线,填充柱状孔,该垂直半导体纳米线的底端接触底部电极。半导体纳米线形成具有FET沟道区的FET器件,该FET沟道区位于在垂直半导体纳米线的两端中形成的源极区和漏极区之间。围绕垂直半导体纳米线的沟道区而形成栅极电介质层,然后围绕栅极电介质层形成栅电极。形成与垂直半导体纳米线的顶端接触的顶部电极。 | ||
搜索关键词: | 垂直 纳米 fet 器件 制造 方法 以及 | ||
【主权项】:
1. 一种形成垂直场效应晶体管(FET)的方法,包括以下步骤:在形成于底部电极上的底部电介质层中产生柱状孔;通过镀敷其底端形成于所述底部电极上的垂直半导体纳米线,用所述半导体纳米线填充所述柱状孔,形成FET器件,所述FET器件包括位于在所述垂直半导体纳米线的两端中形成的源极区和漏极区之间的FET沟道区;围绕着所述垂直半导体纳米线的所述沟道区,形成栅极电介质层;围绕着所述栅极电介质层,形成栅电极;以及形成与所述垂直半导体纳米线的顶端接触的顶部电极。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200810165811.1/,转载请声明来源钻瓜专利网。
- 上一篇:搅拌焊接的转子及其制造方法
- 下一篇:液晶显示器件及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造