[发明专利]薄TIM无核高密度无凸点封装的形成方法和由此形成的结构有效
| 申请号： | 200810166159.5 | 申请日： | 2008-09-25 |
| 公开（公告）号： | CN101533785A | 公开（公告）日： | 2009-09-16 |
| 发明（设计）人： | 汤加苗;D·陆;赵柔刚 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | H01L21/50 | 分类号： | H01L21/50;H01L21/58;H01L21/56;H01L23/13;H01L23/31 |
| 代理公司： | 上海专利商标事务所有限公司 | 代理人： | 陈 炜 |
| 地址： | 美国加利*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明描述形成微电子器件结构的方法。这些方法可包括：将多个支承环放置在支承架的粘性层上，其中支承环被置于支承架的空腔内；将多个薄管芯放置在支承架的底座上，其中薄管芯的顶面基本与支承环的顶面齐平；然后在管芯的顶面上堆积多层。 | ||
| 搜索关键词： | tim 无核 高密度 无凸点 封装 形成 方法 由此 结构 | ||
【主权项】：
1. 一种方法，其包括：在支承架上形成释放层，其中所述支承架包括至少一个底座；将多个支承环放置在所述释放层上；将多个薄管芯放置在所述底座上，其中所述薄管芯的顶面与所述支承环的顶面基本齐平；用包封剂填充所述管芯的侧壁和所述支承环的侧壁之间的间隙；在所述管芯的顶面上堆积多个层。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810166159.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
