[发明专利]在半导体器件中制造凹陷栅极的方法无效
| 申请号： | 200810169537.5 | 申请日： | 2008-09-28 |
| 公开（公告）号： | CN101399194A | 公开（公告）日： | 2009-04-01 |
| 发明（设计）人： | 赵瑢泰;金殷美 | 申请（专利权）人： | 海力士半导体有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/308;H01L21/335;H01L21/336 |
| 代理公司： | 北京集佳知识产权代理有限公司 | 代理人： | 刘继富;顾晋伟 |
| 地址： | 韩国京畿*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种在半导体器件中制造凹陷栅极的方法，所述方法包括：蚀刻硅衬底以形成限定有源区的沟槽；形成填隙沟槽的器件隔离层；在硅衬底上形成硬掩模层，所述硬掩模层包括氧化物层和非晶碳层的堆叠结构，其中硬掩模层暴露有源区的沟道目标区；和通过使用所述硬掩模层作为蚀刻阻挡层来对沟道目标区进行第一蚀刻和第二蚀刻以形成具有双重轮廓的凹陷区域，其中移除非晶碳层之后实施所述第二蚀刻。 | ||
| 搜索关键词： | 半导体器件 制造 凹陷 栅极 方法 | ||
【主权项】：
1. 一种在半导体器件中制造凹陷栅极的方法，所述方法包括：蚀刻硅衬底以形成限定有源区的沟槽；形成填隙所述沟槽的器件隔离层；在所述硅衬底上形成硬掩模层，所述硬掩模层包括氧化物层和非晶碳层的堆叠结构，其中所述硬掩模层暴露所述有源区的沟道目标区；和通过使用所述硬掩模层作为蚀刻阻挡层来对所述沟道目标区进行第一蚀刻和第二蚀刻以形成具有双重轮廓的凹陷区域，其中在移除所述非晶碳层之后实施所述第二蚀刻。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于海力士半导体有限公司，未经海力士半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810169537.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
