[发明专利]电路及其设计方法、电子装置无效

专利信息
申请号: 200810171389.0 申请日: 2008-10-23
公开(公告)号: CN101419482A 公开(公告)日: 2009-04-29
发明(设计)人: 大塚茂树 申请(专利权)人: 船井电机株式会社
主分类号: G06F1/04 分类号: G06F1/04;G06F1/10
代理公司: 隆天国际知识产权代理有限公司 代理人: 王玉双;郑小军
地址: 日本大阪*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明涉及一种电路及其设计方法和一种电子装置,该电路包括时钟输出电路和多个处理电路,该时钟输出电路用于传送时钟信号,所述多个处理电路通过时钟发送导线接收来自该时钟输出电路的时钟信号,以基于该时钟信号执行预定处理。该方法包括:将时钟发送导线设计成具有预定长度的方法,第一步:将所述多个处理电路中的每个处理电路和任意点(作为“第一点”)之间用多条导线连接,以使多条导线实质上具有相等的长度(作为“第一长度”);以及第二步:通过单条导线将该第一点连接至该时钟输出电路,并且该单条导线的长度通过该预定长度减去该第一长度得到。因此,发送时钟信号至多个电路的导线长度是可调整的,而导线的总长度也得以最小化。
搜索关键词: 电路 及其 设计 方法 电子 装置
【主权项】:
1. 一种电路设计方法,该电路包括时钟输出电路和多个处理电路,其中该时钟输出电路用于传送时钟信号,所述多个处理电路通过时钟发送导线接收来自该时钟输出电路的该时钟信号,以基于该时钟信号执行预定处理,该方法包括将该时钟发送导线设计成具有预定长度的方法,包括以下步骤:第一步:将所述多个处理电路中的每个处理电路和任意点之间用多条导线连接,其中该任意点作为第一点,使得所述多条导线实质上具有相等的长度,该长度作为第一长度;以及第二步:通过单条导线将该第一点连接至该时钟输出电路,并且该单条导线的长度得自该预定长度减去该第一长度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于船井电机株式会社,未经船井电机株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200810171389.0/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top