[发明专利]电介质分离型半导体装置

摘要

提供一种电介质分离型半导体装置，可防止由于半导体装置的耐压取决于电介质层的厚度而限制第1半导体层的厚度，同时实现了高耐压。为此，漏N^-区(3)通过埋置氧化膜(2)与半导体衬底(1)贴合，高耐压器件在漂移N^-区(3)中形成。此外，第1场板(9)接近于漏电极(7)在漂移N^-区(3)上形成。而且，由埋置N⁺区构成的第1高浓度硅区(12)，在漏极(7)的正下方位置的构成埋置氧化膜(2)的一部分的多孔氧化膜区(2c)内形成。而且漏极(7)、第1场板(9)、和第1高浓度硅区(12)电连接。

主权项

1. 一种电介质分离型半导体装置，其特征在于包括:半导体衬底；与上述半导体衬底主面的全部区域邻接配置的电介质层；通过上述电介质层贴合在上述半导体衬底上的杂质浓度低的第1导电类型的第1半导体层；在上述第1半导体层上以圆环状形成，沿横向分离该半导体层而形成元件区的沟分离；高耐压器件，具有在上述元件区的中央部表面上有选择地形成的杂质浓度高的第1导电类型的第2半导体层、和以离开上述第2半导体层并包围该第2半导体层的方式在上述元件区上形成的第2导电类型的第3半导体层；与上述第2半导体层的表面接合配置的第1电极；与上述第3半导体层的表面接合配置的第2电极；以覆盖上述第2半导体层的方式在上述第1半导体层上配置的第1场板；以覆盖上述第3半导体层且包围上述第1场板的方式在上述第1半导体层上配置的第2场板；以及在上述第1电极正下方位置的上述电介质层内形成的第1高浓度硅区；上述第1电极与上述第1高浓度硅区电连接；上述高耐压器件是包括以与上述第2电极相接的方式在上述第3半导体层上形成的第1导电类型的源区的横型HV-MOS；上述第1高浓度硅区由埋置N+区构成，以与上述第1电极和上述第1高浓度硅区电连接的方式在上述第1半导体层内形成了漏N+区；上述第1高浓度硅区在构成上述电介质层的一部分的多孔氧化膜区中形成，上述漏N+区贯通上述多孔氧化膜区且与上述第1高浓度硅区电连接；以及上述多孔氧化膜区被构成为，在对半导体装置进行驱动时要求的高耐压岛的耐压为BV伏时，从上述第1高浓度硅区的端部算起的径向上的宽度W、和从上述第1高浓度硅区算起到与第1半导体层相反的一侧的深度T，满足W>0.01×BVμm和T>0.01×BVμm。