[发明专利]半导体器件的测试图案及其制造方法无效
| 申请号： | 200810178679.8 | 申请日： | 2008-11-27 |
| 公开（公告）号： | CN101465338A | 公开（公告）日： | 2009-06-24 |
| 发明（设计）人： | 朴亨振 | 申请（专利权）人： | 东部高科股份有限公司 |
| 主分类号： | H01L23/544 | 分类号： | H01L23/544;H01L21/00 |
| 代理公司： | 隆天国际知识产权代理有限公司 | 代理人： | 郑小军;冯志云 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种半导体器件的测试图案及其制造方法，该测试图案可以包括：位于半导体衬底上的隔离层，以限定有源区；位于该有源区上的栅电极；以及位于该有源区的第一区处的源极/漏极区，并且该第一区位于该栅电极和该隔离层之间，该有源区的第三区与该栅电极间隔开，该有源区的第二区将该第一区与该第三区电连接。通过本发明提供的半导体器件的测试图案可以根据栅电极和隔离层之间的距离变化来校验晶体管的特性。 | ||
| 搜索关键词： | 半导体器件 测试 图案 及其 制造 方法 | ||
【主权项】：
1. 一种半导体器件的测试图案，该测试图案包括：隔离层，位于半导体衬底上，以限定有源区；栅电极，位于该有源区上；以及源极/漏极区，位于该栅电极的一侧；其中该源极/漏极区设置在该有源区的第一区处，并且该第一区位于该栅电极和该隔离层之间，该有源区的第三区与该栅电极间隔开，使得部分该隔离层位于该第三区和该栅电极之间，该有源区的第二区将该第一区与该第三区电连接。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东部高科股份有限公司，未经东部高科股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810178679.8/，转载请声明来源钻瓜专利网。
