[发明专利]时分-同步码分多址装置与方法

摘要

本发明揭示一种时分-同步码分多址装置与方法，具有上行链路芯片速率处理架构，其中，提供至少两寄存器群组，每一寄存器群组用来储存一时隙配置参数组。储存器用来储存一序列的多个时隙配置组识别码，其中，每一时隙配置组识别码用来识别多个寄存器群组的一者。芯片速率处理单元用来在多个时隙期间内处理一数据流，其中，在每一时隙中，芯片速率处理单元根据储存在寄存器群组内且与对应时隙的时隙配置组识别码相关的时隙配置参数组来配置。本发明提供的装置和方法能通过动态地调整下行链路与上行链路处理所使用的时隙数量，可更容易地提供具有不同数据速率需求的传输流量给下行链路与上行链路，从而解决上行链路/下行链路资源分配的问题。

主权项

1. 一种时分-同步码分多址装置，其特征在于，所述装置包括：至少两寄存器群组，每一所述寄存器群组用来储存一时隙配置参数组；一储存器，用来储存一序列的多个时隙配置组识别码，其中，每一所述时隙配置组识别码用来识别所述多个寄存器群组的一者，且每一所述时隙配置组识别码对应一时隙；以及一芯片速率处理单元，用来在多个时隙期间内处理一数据流，其中，在每一所述时隙中，根据储存在所述寄存器群组内且与对应所述时隙的所述时隙配置组识别码相关的所述时隙配置参数组来配置所述芯片速率处理单元。