[发明专利]一种解码器

摘要

本发明涉及解码纠错领域，尤其涉及可对传输数据的随机错误进行纠错的具有多种纠错能力的解码器。该解码器包括复合错误位置多项式计算装置，其具有多种纠错能力；所述计算装置的选择信号输入端用以选择当前纠错能力；以及所述计算装置包括的伴随式存储单元、错误位置多项式存储单元、辅助多项式存储单元中都包括资源选择逻辑子单元用以根据输入的选择信号选通相应的计算资源。由于资源选择逻辑子单元可以对单元中的计算资源进行相应选通，使得计算装置在不同纠错能力要求时选通相应的计算资源参与计算，并且装置使用的计算资源仅等于纠错能力中最大纠错能力的计算资源，从而实现了一种既节约硬件资源又具有多种纠错能力的解码器。

主权项

1、一种解码器，其特征在于，所述解码器可对传输数据的随机错误进行纠错，且具有纠错能力a和纠错能力b，所述a和b为可纠正所述传输数据的随机错误的比特数，所述a和b均为自然数，且a大于b；所述解码器包括复合错误位置多项式计算装置，所述复合错误位置多项式计算装置包括选择信号的输入端、辅助多项式存储单元、伴随式存储单元、错误位置多项式存储单元；所述选择信号的输入端用于输入选择所述解码器当前纠错能力为a或者b的信号；所述辅助多项式存储单元进一步包括第一资源选择逻辑子单元以及a个寄存器τ0～τa-1，所述第一资源选择逻辑子单元的输入端与所述选择信号的输入端相连，所述第一资源选择逻辑子单元在选择信号选择当前纠错能力为a或者b时，分别选通τ0～τa-1或者τ0～τb-1参与计算；所述错误位置多项式存储单元进一步包括第二资源选择逻辑子单元以及a+1个寄存器σ0～σa，所述第二资源选择逻辑子单元的输入端与所述选择信号输入端相连，所述第二资源选择逻辑子单元在选择信号选择当前纠错能力为a或者b时，分别选通σ0～σa或者σ0～σb参与计算；所述伴随式存储单元进一步包括第三资源选择逻辑子单元以及2a个寄存器S1～S2a，所述第三资源选择逻辑子单元的输入端与所述选择信号的输入端相连，所述第三资源选择逻辑子单元在选择信号选择当前纠错能力为a或者b时，分别选通S1～S2a或者S1～S2b参与计算。