[发明专利]电介质隔离型半导体装置及其制造方法

摘要

提供一种维持耐压并且通过绝缘强度高的导线布线从电极开始进行布线的电介质隔离型半导体装置及其制造方法。电介质隔离型半导体装置具备电介质隔离型衬底，该电介质隔离型衬底积层有支撑衬底、埋入电介质层以及低杂质浓度的第1导电型的半导体衬底，半导体衬底具备：选择性地形成的高杂质浓度的第1导电型的第1半导体区域；高杂质浓度的第2导电型的第2半导体区域，以从其外周边开始隔开预定距离包围第1半导体区域的方式配置；与第1半导体区域的表面连接配置的第1主电极；与第2半导体区域的表面连接配置的第2主电极，该电介质隔离型半导体装置具备：第1电介质部，配设成与埋入电介质隔离层邻接配置，使得包围第1半导体区域上相对积层方向重叠的支撑衬底的区域；与第1主电极连接的导线。

主权项

1.一种电介质隔离型半导体装置，具备电介质隔离型衬底，该电介质隔离型衬底由支撑衬底；设置在上述支撑衬底的第1主平面的整个区域的埋入电介质层；以及在上述支撑衬底上通过上述埋入电介质层积层的低杂质浓度的第1导电型的半导体衬底构成，上述半导体衬底具备：选择性地形成的高杂质浓度的第1导电型的第1半导体区域；以从其外周边开始隔开预定距离包围上述第1半导体区域的方式设置的高杂质浓度的第2导电型的第2半导体区域；与上述第1半导体区域的表面连接的第1主电极；以及与上述第2半导体区域的表面连接的第2主电极，该电介质隔离型半导体装置的特征在于，上述半导体衬底具备：沟槽隔离区域，在上述第1半导体区域的内部，将上述第1半导体区域隔离成同心状的2个区域，上述支撑衬底具备：通孔，该通孔在内包上述第1半导体衬底区域相对积层方向重叠的区域的位置，上述埋入电介质层在上述通孔的开口处露出，围绕上述沟槽隔离区域上朝向积层方向重叠区域的区域在积层方向贯通，上述半导体衬底具备：凹部，设置在上述埋入电介质层的与上述围绕区域连接的位置，第3电介质部，在上述凹部和所贯通的上述埋入电介质层的上述围绕区域；背面电极，与在上述通孔的开口露出的上述埋入电介质层的区域、上述通孔的侧壁、上述第3电介质部以及上述支撑衬底的背面接触配置；以及第1焊料，填埋由在上述通孔的开口露出的上述埋入电介质层的区域、上述通孔的侧壁以及上述第3电介质部包围的空间，并进行平整化。