[发明专利]输出级电路及运算放大器有效
| 申请号： | 200810213017.X | 申请日： | 2008-08-20 |
| 公开（公告）号： | CN101656534A | 公开（公告）日： | 2010-02-24 |
| 发明（设计）人： | 林崑宗;张贵凯 | 申请（专利权）人： | 旭曜科技股份有限公司 |
| 主分类号： | H03K19/0185 | 分类号： | H03K19/0185;H03F3/45;G09G3/36 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 任默闻 |
| 地址： | 台湾省新竹*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种输出级电路，是藉由传统双井工艺的MOS晶体管来实施，不但达到支援电源减半(HalfAVDD)架构的目的，进而达到省电节能效果及节省了三重井工艺成本。 | ||
| 搜索关键词： | 输出 电路 运算放大器 | ||
【主权项】：
1.一种输出级电路，其特征在于，所述输出级电路包括：一第一PMOS晶体管，其基体耦接至一第一工作电压，其源极耦接至一第一中间电压，其栅极耦接至一第一控制信号；一第二PMOS晶体管，其源极与基体耦接至所述第一工作电压，其栅极耦接至一第二控制信号；一第一NMOS晶体管，其源极耦接至一第二中间电压，其基体耦接至一第二工作电压，其栅极耦接至一第三控制信号，其中，所述第二工作电压是低于所述第一工作电压，以及，所述第一中间电压与所述第二中间电压皆高于所述第二工作电压且低于所述第一工作电压；以及一第二NMOS晶体管，其源极与基体耦接至所述第二工作电压，其栅极耦接至一第四控制信号；其中，所述这些晶体管是以双重井工艺制作，且所述这些晶体管的漏极相耦接以形成一输出端，以及，在任一时间点，所述这些控制信号的至少其中之一被使能，以导通所述这些晶体管的至少其中之一。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于旭曜科技股份有限公司，未经旭曜科技股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810213017.X/，转载请声明来源钻瓜专利网。
- 上一篇：业务宣传咨询系统及方法
- 下一篇：晶闸管驱动电路
