[发明专利]具有存储器时钟设定功能的信息处理装置和存储器时钟设定方法有效
| 申请号： | 200810213756.9 | 申请日： | 2008-09-04 |
| 公开（公告）号： | CN101441497A | 公开（公告）日： | 2009-05-27 |
| 发明（设计）人： | 铃木贵善 | 申请（专利权）人： | 富士通株式会社 |
| 主分类号： | G06F1/08 | 分类号： | G06F1/08;G06F13/16 |
| 代理公司： | 北京三友知识产权代理有限公司 | 代理人： | 黄纶伟 |
| 地址： | 日本神奈*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 具有存储器时钟设定功能的信息处理装置和存储器时钟设定方法。存储器时钟设定功能获取存储器总线带宽，并获取CPU总线和I/O总线的总带宽。当所述存储器总线带宽大于所述CPU总线和所述I/O总线的总带宽时，选择小于或等于存储器的当前工作时钟的时钟速率，使得所述存储器总线带宽可以不小于CPU总线和I/O总线的总带宽，并对存储器控制器设定所选的时钟速率作为所述存储器的工作时钟。 | ||
| 搜索关键词： | 具有 存储器 时钟 设定 功能 信息处理 装置 方法 | ||
【主权项】：
1. 一种信息处理装置，其具有存储器、控制该存储器的存储器控制器、以及用于变更所述存储器的工作时钟设定的存储器时钟设定功能，该装置包括：第一获取单元，其获取连接所述存储器控制器和所述存储器的存储器总线的带宽；第二获取单元，其获取所述存储器总线之外的连接到所述存储器控制器的其他总线的带宽；比较单元，其将所述存储器总线之外的连接到所述存储器控制器的所述其他总线的总带宽与所述存储器总线的带宽进行比较；以及变更单元，当所述存储器总线的带宽大于所述存储器总线之外的连接到所述存储器控制器的所述其他总线的总带宽时，该变更单元通过在所述存储器总线的带宽不小于所述存储器总线之外的连接到所述存储器控制器的所述其他总线的总带宽的范围内、使所述存储器的工作时钟低于当前工作时钟，来变更所述存储器的工作时钟的设定。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通株式会社，未经富士通株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200810213756.9/，转载请声明来源钻瓜专利网。
