[实用新型]可防止内网涉密信息泄露的U盘无效

专利信息
申请号: 200820161842.5 申请日: 2008-10-15
公开(公告)号: CN201266496Y 公开(公告)日: 2009-07-01
发明(设计)人: 胡爱群;刘慧慧;陈起 申请(专利权)人: 东南大学
主分类号: G11C7/24 分类号: G11C7/24;H04L9/00
代理公司: 南京经纬专利商标代理有限公司 代理人: 叶连生
地址: 21009*** 国省代码: 江苏;32
权利要求书: 查看更多 说明书: 查看更多
摘要: 可防止内网涉密信息泄露的U盘包括原U盘USB接口(USB1),扩展的USB接口(USB2),第三二极管(D3)、第四二极管(D4)、U盘的主控芯片(U1);其中,第三二极管(D3)、第四二极管(D4)并联:当U盘的主控芯片(U1)写控制引脚(FMXWP)为低电平使能时,第三二极管(D3)、第四二极管(D4)的正极与原U盘USB接口(USB1)的VBUS引脚、U盘的主控芯片(U1)写控制引脚(FMXWP)相连,并通过第一电阻(R57)接地;第三二极管(D3)、第四二极管(D4)的负极与电源(VCC)相连,同时接扩展的USB接口(USB2)的VBUS引脚,主要起到当扩展的USB接口(USB2)口接通时电源截止的作用。
搜索关键词: 可防止 内网涉 密信 泄露
【主权项】:
1. 一种可防止内网涉密信息泄露的U盘,其特征在于该双接口U盘包括原U盘USB接口(USB1),扩展的USB接口(USB2),第三二极管(D3)、第四二极管(D4)、U盘的主控芯片(U1);其中,第三二极管(D3)、第四二极管(D4)并联:当U盘的主控芯片(U1)写控制引脚(FMXWP)为低电平使能时,第三二极管(D3)、第四二极管(D4)的正极与原U盘USB接口(USB1)的VBUS引脚、U盘的主控芯片(U1)写控制引脚(FMXWP)相连,并通过第一电阻(R57)接地;第三二极管(D3)、第四二极管(D4)的负极与电源(VCC)相连,同时接扩展的USB接口(USB2)的VBUS引脚,主要起到当扩展的USB接口(USB2)口接通时电源截止的作用;当U盘的主控芯片(U1)写控制引脚(FMXWP)为高电平使能时,第三二极管(D3)、第四二极管(D4)的正极与扩展的USB接口(USB2)的VBUS引脚、U盘的主控芯片(U1)写控制引脚(FMXWP)相连,并通过第一电阻(R57)接地;第三二极管(D3)、第四二极管(D4)的负极与电源(VCC)相连,同时接原U盘USB接口(USB1)的VBUS引脚,主要起到当USB1口接通时电源截止的作用;原U盘USB接口(USB1),扩展的USB接口(USB2)对应的第一差分数据线(D+)、第二差分数据线(D-)分别对应接U盘的主控芯片(U1)的USB_ DP第九引脚端、USB_ DN第十引脚端。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学,未经东南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200820161842.5/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top