[实用新型]真随机数发生器无效
申请号: | 200820166534.1 | 申请日: | 2008-10-27 |
公开(公告)号: | CN201327636Y | 公开(公告)日: | 2009-10-14 |
发明(设计)人: | 张润捷 | 申请(专利权)人: | 张润捷 |
主分类号: | G06F7/58 | 分类号: | G06F7/58 |
代理公司: | 杭州浙科专利事务所 | 代理人: | 吴秉中 |
地址: | 310027浙江省杭州市西湖区*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 真随机数发生器,属于随机数发生器技术领域。其特征在于包括由一组反相器首尾相连组成的环形振荡器、由一组反相器串联组成的延迟链、由一组触发器组成的触发器组,环形振荡器输出端与延迟链输入端连接,延迟链中各反相器的输出与触发器组中对应触发器输入端连接,触发器组中各触发器均与采样时钟电路连接,触发器组中各触发器的输出连接到异或运算器输入端,异或运算器进行异或运算得到最终的比特输出。上述真随机数发生器,通过延迟链各级输出同时采样以增加输出序列的随机性,产生的数据在进行后处理前就有良好的统计特性,而且随机性与采样频率以没有明显联系。 | ||
搜索关键词: | 随机数 发生器 | ||
【主权项】:
1、真随机数发生器,其特征在于包括由一组反相器首尾相连组成的环形振荡器(1)、由一组反相器串联组成的延迟链(2)、由一组触发器组成的触发器组(4),环形振荡器(1)输出端与延迟链(2)输入端连接,延迟链(2)中各反相器的输出与触发器组(4)中对应触发器输入端连接,触发器组(4)中各触发器均与采样时钟电路(3)连接,触发器组(4)中各触发器的输出连接到异或运算器(5)输入端,异或运算器(5)进行异或运算得到最终的比特输出。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于张润捷,未经张润捷许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200820166534.1/,转载请声明来源钻瓜专利网。