[实用新型]基于FPGA的浮点数值除法器实现的功能模块

摘要

本实用新型公开了一种基于FPGA的浮点数值除法器实现的功能模块，主要包括数值类型转换单元，数值转换单元，乘法运算单元，数值逆转换单元和数值类型逆转换单元五个单元，其工作原理是对运算的数位进行重新定义，使其可以表示浮点数值，再对其进行数值转换，使其满足FPGA进行除法运算的条件，从而实现任意数值的除法运算。该功能模块解决了FPGA只能运行除数为2的指数幂的运算，不能运算任意数值除法的问题，并将FPGA定点运算扩展到浮点运算，加强了FPGA的运算功能。

主权项

1、一种基于FPGA的浮点数值除法器实现的功能模块，主要包括数值类型转换单元，数值转换单元，乘法运算单元，数值逆转换单元和数值类型逆转换单元五个单元，各单元的先后连接关系如下：将浮点型除数转换成定点型除数的数值类型转换单元，连接到数值转换单元，对除数进行进一步数值转换，定义一个数值变量N，使其与除数的乘积等于一个为2的指数幂的数值M，数值转换单元连接到乘法运算单元；将浮点型被除数转换成定点型被除数的数值类型转换单元，也连接到乘法运算单元；所述的乘法运算单元将被除数和定义的数值变量N作乘积运算，得到乘积Mult，将除法运算转换为乘法运算，连接到数值逆转换单元；数值逆转换单元将Mult缩小M倍，连接到数值类型转换单元；数值类型转换单元将用定点数表示的浮点数根据定义的格式转换为浮点数。