[发明专利]对可变大小分组进行LDPC编码和译码有效
| 申请号： | 200880002904.0 | 申请日： | 2008-01-24 |
| 公开（公告）号： | CN101601187A | 公开（公告）日： | 2009-12-09 |
| 发明（设计）人： | A·汉德卡尔;T·理查森 | 申请（专利权）人： | 高通股份有限公司 |
| 主分类号： | H03M13/11 | 分类号： | H03M13/11 |
| 代理公司： | 永新专利商标代理有限公司 | 代理人： | 宋献涛;王 英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文描述了用于支持低密度奇偶校验(LDPC)编码和译码的技术。根据一个方面，可采用具有不同维度的一组基本奇偶校验矩阵和由2的不同次幂组成的一组提升值来支持对具有可变大小的分组进行LDPC编码和译码。维度为mB×nB的基本奇偶校验矩阵G可用于对具有kB＝nB-mB个信息比特的分组进行编码，以获取具有nB个编码比特的码字。可采用提升值L来“提升”该基本奇偶校验矩阵，以获取经过提升的维度为L·mB×L·nB的奇偶校验矩阵H。经过提升的奇偶校验矩阵可用于对具有多至L·kB个信息比特的分组进行编码，以获取具有L·nB个编码比特的码字。采用这样一组基本奇偶校验矩阵和一组提升值可以支持各种分组大小。 | ||
| 搜索关键词： | 可变 大小 分组 进行 ldpc 编码 译码 | ||
【主权项】：
1、一种装置，包括：至少一个处理器，用于：基于具有不同维度的一组基本奇偶校验矩阵和由2的不同次幂组成的一组提升值，对具有可变大小的分组进行编码或译码；存储器，其耦合到所述至少一个处理器，并用于存储针对所述一组基本奇偶校验矩阵的参数。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于高通股份有限公司，未经高通股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200880002904.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
