[发明专利]在仿真处理环境中提供存储器一致性

摘要

在仿真处理环境中提供了存储器一致性。具有微弱存储器一致性架构的处理器仿真具有稳固存储器一致性的架构。在无需串行化指令或特殊硬件的情况下提供此存储器一致性。

主权项

1.一件制品，包括：至少一个计算机可用介质，其具有计算机可读程序代码逻辑以管理仿真处理环境中的存储器访问，所述计算机可读程序代码逻辑在被执行时将执行以下操作：由在具有微弱存储器一致性架构的处理器上执行的仿真中央处理单元(CPU)进程请求作为单元操作的一部分访问存储器单元；以及由所述仿真CPU进程管理对所述存储器单元的访问，其中所述管理操作强制稳固的存储器一致性，其中其他仿真CPU进程在所述存储器单元正在被修改的情况下无法观察到该存储器单元，并且其中所述管理操作包括以下操作中的至少一个：采用一个或多个存储器访问测试来判定是否可访问所述存储器单元，所述一个或多个存储器访问测试包括添加到现有架构的访问控制块的测试，所述访问控制块包括在仿真CPU进程存在的情况下哪些仿真CPU进程具有对所述存储器单元的读或写访问的指示；以及获得对被请求存储器单元的访问以响应所述采用操作指示所述存储器单元的可用性；判定是否另一仿真CPU进程正在持有所述存储器单元并且此时所述仿真CPU进程无法访问该存储器单元，以及调用中断处理机以请求所述另一仿真CPU进程放弃针对所述存储器单元持有的一个或多个权利，以允许所述仿真CPU进程获得对所述存储器单元的访问；以及判定另一仿真CPU进程是否正在请求访问发出请求的仿真CPU进程所持有的存储器单元，以及使所述单元操作无效以响应该判定操作指示所述另一仿真CPU进程正在请求访问，所述无效避免了死锁。