[发明专利]具有三伏辅助的能耐受五伏的集成电路信号垫

摘要

本发明揭示一种能耐受五伏的集成电路信号垫，其具有到三伏的初始快速上拉，且接着借助外部电阻器操作为开路漏极输出以用于将输出从约三伏上拉到约五伏。所述初始快速(有源)上拉借助有源装置来实现，当从逻辑0过渡到逻辑1时所述初始快速上拉减少较新技术(较低操作电压)集成电路输出的总体上拉时间。集成电路输出驱动器的电路保护内部操作电路节点免受原本将由所述信号垫上比所述集成电路的所述操作电压更具正电性的电压产生的过高电压及泄漏电流。

主权项

1、一种具有信号垫及耦合到其的电路的集成电路，其借助较低电压辅助而具有较高电压容差，所述集成电路包括：集成电路信号垫；第一N沟道金属氧化物半导体(NMOS)晶体管(142)，其具有耦合到所述集成电路信号垫的漏极及耦合到操作电压的栅极；第二NMOS晶体管(128)，其具有耦合到电力共用的源极及耦合所述第一NMOS晶体管(142)的源极的漏极；第一P沟道金属氧化物半导体(PMOS)晶体管(126)，其具有耦合到所述集成电路信号垫及所述第二NMOS晶体管(128)的所述漏极的漏极；第二PMOS晶体管(124)，其具有耦合到所述第一PMOS晶体管(126)的源极的漏极，且所述第二PMOS晶体管(124)的源极耦合到所述操作电压；第三PMOS晶体管(122)，其具有耦合到所述集成电路信号垫的漏极及耦合到所述第二PMOS晶体管(124)的栅极的源极；第四PMOS晶体管(114)，其具有耦合到所述第二PMOS晶体管(124)的所述栅极及所述第三PMOS晶体管(122)的所述源极的漏极，所述第四PMOS晶体管(114)具有耦合到五伏控制信号的源极；第三NMOS晶体管(116)，其具有耦合到所述第二PMOS晶体管(124)的所述栅极及所述第三PMOS晶体管(122)的所述源极的漏极，且所述第三NMOS晶体管(116)具有耦合到所述操作电压的栅极及耦合到所述五伏控制的源极；第四NMOS晶体管(120)，其具有耦合到所述集成电路信号垫的源极及耦合到所述操作电压的栅极；第五PMOS晶体管(118)，其具有耦合到所述集成电路信号垫的源极及耦合到所述操作电压的栅极；所述第四NMOS晶体管(120)及所述第五PMOS晶体管(118)的漏极耦合到所述第四PMOS晶体管(114)的栅极；所述第一PMOS晶体管(126)的栅极耦合到数据输出信号；所述第二NMOS晶体管(128)的栅极耦合到数据输出启用信号；第一寄生二极管(132)，所述第一寄生二极管(132)形成于所述第一PMOS晶体管(126)的所述源极与所述漏极之间；及第二寄生二极管(134)，所述第二寄生二极管(134)形成于所述第二PMOS晶体管(124)的所述源极与所述漏极之间，其中当所述五伏控制信号处于逻辑1时，穿过所述第二寄生二极管(134)的电流将所述集成电路信号垫驱动到大致所述操作电压；且当所述集成电路信号垫处于比所述操作电压更具正电性的电压时，所述第二寄生二极管(134)大致防止电流从所述集成电路信号垫到所述操作电压。