[发明专利]使用非晶碳上的氮氧化硅的硬掩模制造3-D集成电路的方法有效
申请号: | 200880022217.5 | 申请日: | 2008-06-26 |
公开(公告)号: | CN101743626A | 公开(公告)日: | 2010-06-16 |
发明(设计)人: | 史蒂文·J·雷迪根;迈克尔·W·科恩韦基 | 申请(专利权)人: | 桑迪士克公司 |
主分类号: | H01L21/331 | 分类号: | H01L21/331;H01L21/82;H01L29/76 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 黄小临 |
地址: | 美国加利*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种用于制造3-D单片存储装置的方法。非晶碳上的氮氧化硅(SixOyNz)用作有效的、容易去除的、对硅、氧化物和钨具有高选择性的硬掩模。氮氧化硅层使用光致抗蚀剂蚀刻,所得经蚀刻的SixOyNz层用于蚀刻非晶碳层。硅、氧化物和/或钨层使用非晶碳层蚀刻。在一个实施中,3-D单片存储装置的导电轨通过使用图案化的非晶碳层作为硬掩模蚀刻诸如二氧化硅(SiO2)的氧化物层而形成。存储单元二极管通过使用另外的图案化的非晶碳层作为硬掩模蚀刻多晶硅层而形成,为置于导电轨间的多晶硅的柱状物。类似地形成导电轨和存储单元二极管的附加层级,从而构建3-D单片存储装置。 | ||
搜索关键词: | 使用 非晶碳上 氧化 硬掩模 制造 集成电路 方法 | ||
【主权项】:
一种制造3-D单片存储装置的方法,包括:在分层的结构中将第一氮氧化硅层图案化,以提供第一图案化的氮氧化硅层,所述分层的结构包括所述第一氮氧化硅层下方的第一硬掩模层,和所述第一硬掩模层下方的第一氧化物层;使用所述第一图案化的氮氧化硅层将所述第一硬掩模层图案化,以提供第一图案化的硬掩模层;使用所述第一图案化的硬掩模层将所述第一氧化物层图案化,以提供第一图案化的氧化物层;以及在所述第一图案化的氧化物层中形成第一组导电轨,所述第一组导电轨位于所述3-D单片存储装置的特定层级中。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于桑迪士克公司,未经桑迪士克公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200880022217.5/,转载请声明来源钻瓜专利网。
- 上一篇:一种防脱线吸湿面料及其制备方法
- 下一篇:一种用于碳纤维编织机的送纬装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造