[发明专利]避免数据存储系统的逻辑分区中初始程序加载失败有效
申请号: | 200880101125.6 | 申请日: | 2008-08-05 |
公开(公告)号: | CN101765829A | 公开(公告)日: | 2010-06-30 |
发明(设计)人: | B·克拉克;J·科罗纳多;B·彼得森 | 申请(专利权)人: | 国际商业机器公司 |
主分类号: | G06F9/455 | 分类号: | G06F9/455;G06F9/445;G06F11/14;G06F3/06 |
代理公司: | 北京市中咨律师事务所 11247 | 代理人: | 于静;杨晓光 |
地址: | 美国*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 通过建立从存储控制器到逻辑分区(LPAR)的逻辑路径来管理LPAR的初始程序加载(IPL)。当存储控制器从LPAR接收到IPL已经开始的通知时,在数据结构中存储LPAR的地址。在存储控制器启动包改变状态中断之后,将所存储的地址与中断所指向的所有LPAR列表中的地址进行比较。如果地址列表包括所存储的地址,就将所存储的地址从列表中移除。由此,将包改变状态中断仅仅传输到列表中的地址,留下LPAR来完成IPL而不会中断。在存储控制器从LPAR接收到IPL已经完成的通知之后,将LPAR的地址从数据结构中移除。 | ||
搜索关键词: | 避免 数据 存储系统 逻辑 分区 初始 程序 加载 失败 | ||
【主权项】:
一种存储控制器,包括:第一数据结构,用于在从多个逻辑分区(LPAR)中第一LPAR接收到第一LPAR的初始程序加载(IPL)已经开始的第一通知时存储第一LPAR的地址;第二数据结构,用于存储新启动的包改变状态中断所指向的所有LPAR的地址;处理器;以及用于存储处理器可执行的计算机可读代码的存储器,所述代码包括这样的指令,所述指令用于:将所述第一数据结构中的地址与所述第二数据结构中的地址进行比较;如果所述第二数据结构包括所述第一LPAR的地址,则将第一LPAR的地址从所述第二数据结构中移除;将所述包改变状态中断仅仅传输到所述第二数据结构中剩余的地址;以及在从第一LPAR接收到该第一LPAR的IPL已经完成的第二通知时,将所述第一LPAR的地址从所述第一数据结构中移除。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于国际商业机器公司,未经国际商业机器公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200880101125.6/,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置