[发明专利]用于保护高速接口的阻抗补偿ESD电路及使用其的方法无效
申请号: | 200880120460.0 | 申请日: | 2008-12-10 |
公开(公告)号: | CN101897095A | 公开(公告)日: | 2010-11-24 |
发明(设计)人: | J·C·邓尼胡;R·基蒙托 | 申请(专利权)人: | 加利福尼亚微型装置公司 |
主分类号: | H02H9/00 | 分类号: | H02H9/00 |
代理公司: | 中国国际贸易促进委员会专利商标事务所 11038 | 代理人: | 叶勇 |
地址: | 美国加*** | 国省代码: | 美国;US |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本文描述的设备和方法的实施例提供一种集成的ESD/EOS保护方案,其简化用于信号完整一致性的系统PCB设计。作为提供该方案的一部分,其也期望实现改进的ESD/EOS保护以及改进的PCB布线。 | ||
搜索关键词: | 用于 保护 高速 接口 阻抗 补偿 esd 电路 使用 方法 | ||
【主权项】:
一种用于传输信号和放电与ESD事件相关联的ESD事件脉冲至地以保护处于保护下的器件的系统,所述系统包括:印刷电路板,其具有传输信号的PCB迹线,所述PCB迹线由相互电隔离的第一线部分和第二线部分形成;以及静电放电保护器件,其安装在所述印刷电路板上以保护该处于保护下的器件不受ESD事件损害,并用于从所述第一线部分传输信号至所述第二线部分,所述静电放电保护器件包括器件寄生,该器件寄生具有与PCB迹线电感/电容比匹配的电感/电容比,所述静电放电保护器件进一步包括:集成半导体,所述集成半导体包括:输入台,其适于电耦合至所述印刷电路板的第一线部分,接收所述信号和与所述ESD事件相关联的ESD事件脉冲;输出台,其适于电耦合至所述印刷电路板的第二线部分;以及连接在所述输入台和所述输出台之间的静电放电电路,所述静电放电电路为从所述输入台至所述输出台的信号提供电路径,并通过提供至地的路径来消散所述ESD事件脉冲。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于加利福尼亚微型装置公司,未经加利福尼亚微型装置公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200880120460.0/,转载请声明来源钻瓜专利网。
- 上一篇:提供改进的连接失败检测
- 下一篇:各向异性导电接合组件