[发明专利]存储器装置以及控制该存储器装置的存储器控制器有效

专利信息
申请号: 200880130151.1 申请日: 2008-06-30
公开(公告)号: CN102292774A 公开(公告)日: 2011-12-21
发明(设计)人: 佐藤贵彦 申请(专利权)人: 富士通半导体股份有限公司
主分类号: G11C11/401 分类号: G11C11/401;G06F12/02;G06T1/60;H04N7/32
代理公司: 北京东方亿思知识产权代理有限责任公司 11258 代理人: 柳春雷
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 存储器装置包括:存储胞阵列,其将二维阵列数据存储在通过地址来选择的多个存储单位区域中;内部地址控制部,其基于外部地址来生成用于选择存储单位区域的内部地址;以及译码器,其译码内部地址来选择存储单位区域。并且,多个存储单位区域基于内部地址的低位比特组来存储被排列在二维阵列数据的矩阵中的第一方向上的数据,并基于内部地址的高位比特组来存储被排列在二维阵列数据的矩阵中的第二方向上的数据,内部地址控制部基于用于控制二维阵列数据的至少包括倾斜方向的多个扫描方向的扫描方向控制信号,来依次生成与所述扫描方向对应的内部地址。
搜索关键词: 存储器 装置 以及 控制 控制器
【主权项】:
一种存储器装置,其特征在于,包括:存储胞阵列,其具有通过地址来选择的多个存储单位区域,并将二维阵列数据存储在所述多个存储单位区域中;内部地址控制部,其输入外部地址,并基于所述外部地址来生成用于选择所述存储单位区域的内部地址;以及译码器,其译码所述内部地址来选择所述存储单位区域;其中,所述多个存储单位区域基于所述内部地址的低位比特组来存储被排列在所述二维阵列数据的矩阵中的第一方向上的数据,并基于所述内部地址的高位比特组来存储被排列在所述二维阵列数据的矩阵中的第二方向上的数据,所述内部地址控制部包括:低位地址生成单元,其生成所述内部地址的低位比特组;高位地址生成单元,其生成所述内部地址的高位比特组;以及地址生成单元控制电路,其基于用于控制所述二维阵列数据的扫描方向的扫描方向控制信号来控制所述低位地址生成单元和高位地址生成单元的动作,并且所述内部地址控制部依次生成与所述扫描方向控制信号的扫描方向对应的内部地址。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通半导体股份有限公司,未经富士通半导体股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200880130151.1/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top