[发明专利]芯片封装结构的制程有效
申请号: | 200910008383.6 | 申请日: | 2009-02-25 |
公开(公告)号: | CN101740410A | 公开(公告)日: | 2010-06-16 |
发明(设计)人: | 沈更新;林峻莹 | 申请(专利权)人: | 南茂科技股份有限公司;百慕达南茂科技股份有限公司 |
主分类号: | H01L21/50 | 分类号: | H01L21/50;H01L21/782 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 骆希聪 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 一种芯片封装结构的制程如下所述。首先,提供一图案化导电层与一图案化防焊层,图案化防焊层配置于图案化导电层上。接着,接合多个芯片至图案化导电层上,以使芯片与图案化防焊层分别配置于图案化导电层的相对二表面上。然后,借由多条导线电性连接芯片至图案化导电层,其中芯片与导线位于图案化导电层的同一侧。之后,形成一封装胶体,以包覆图案化导电层、芯片以及导线。然后,分离封装胶体、图案化导电层与图案化防焊层。本发明的芯片封装结构的制程可在不需用到核心介电层的情况下,制作出芯片封装结构,故所制得的芯片封装结构的厚度小于现有的芯片封装结构的厚度。 | ||
搜索关键词: | 芯片 封装 结构 | ||
【主权项】:
一种芯片封装结构的制程,包括:提供一图案化导电层与一图案化防焊层,其中该图案化防焊层配置于该图案化导电层上;接合多个芯片至该图案化导电层上,以使该些芯片与该图案化防焊层分别配置于该图案化导电层的相对二表面上;借由多条导线电性连接该些芯片至该图案化导电层,其中该些芯片与该些导线位于该图案化导电层的同一侧;形成至少一封装胶体,以包覆该图案化导电层、该些芯片以及该些导线;以及分离该封装胶体、该图案化导电层与该图案化防焊层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南茂科技股份有限公司;百慕达南茂科技股份有限公司,未经南茂科技股份有限公司;百慕达南茂科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910008383.6/,转载请声明来源钻瓜专利网。
- 上一篇:一种精密液位测量探头
- 下一篇:一种污水处理中的液位检测系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造