[发明专利]四方扁平无引脚封装制程无效
申请号: | 200910008385.5 | 申请日: | 2009-02-25 |
公开(公告)号: | CN101740412A | 公开(公告)日: | 2010-06-16 |
发明(设计)人: | 沈更新;林峻莹 | 申请(专利权)人: | 南茂科技股份有限公司;百慕达南茂科技股份有限公司 |
主分类号: | H01L21/50 | 分类号: | H01L21/50;H01L21/782 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 骆希聪 |
地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明揭示一种四方扁平无引脚封装制程。首先,提供具有多个凹槽的一导电层及位于导电层上的一图案化焊罩层,其中图案化焊罩层覆盖导电层的凹槽。在图案化焊罩层上配置多个芯片,以使得图案化焊罩层位于芯片及导电层之间。透过多条焊线将芯片电性连接于导电层。形成至少一封装胶体以包覆导电层、图案化焊罩层、芯片及焊线。移除未被图案化焊罩层覆盖的部分导电层以形成一图案化导电层。接着,分割封装胶体及图案化导电层。本发明的四方扁平无引脚封装制程,其制造出的四方扁平无引脚封装具有用以强化结构强度的焊罩层,以使得图案化导电层可具有较小的厚度。 | ||
搜索关键词: | 四方 扁平 引脚 封装 | ||
【主权项】:
一种四方扁平无引脚封装制程,包括:提供具有多个凹槽的一导电层及位于该导电层上的一图案化焊罩层,其中该图案化焊罩层覆盖该导电层的该些凹槽;在该图案化焊罩层上配置多个芯片,以使得该图案化焊罩层位于该些芯片及该导电层之间;透过多条焊线将该些芯片电性连接于该导电层;形成至少一封装胶体以包覆该导电层、该图案化焊罩层、该些芯片及该些焊线;移除部分该导电层以形成一图案化导电层;以及分割该封装胶体及该图案化导电层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南茂科技股份有限公司;百慕达南茂科技股份有限公司,未经南茂科技股份有限公司;百慕达南茂科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910008385.5/,转载请声明来源钻瓜专利网。
- 上一篇:串联故障电弧检测电路
- 下一篇:一种变电站电容型设备运行状态的测量系统
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造