[发明专利]一种实时加密SD卡及高速加解密方法

摘要

一种实时加密SD卡及高速加解密方法，SD卡包括SD接口(106)、SD卡应用模块、SD卡控制器、SD卡数据通道、加密算法模块(102)、内部存储器(103)、CPU(104)、FIFO缓存器、FIFO控制器(101)。本发明利用FIFO控制器(101)中第二控制位(202)和第三控制位(203)的交替使能来切换SD接口(106)、加密算法模块(102)和SD卡应用模块的逻辑地址，与第一FIFO缓存区(109)、第二FIFO缓存区(110)和第三FIFO缓存区(111)的物理地址之间的映射关系，使第一FIFO缓存区(109)、第二FIFO缓存区(110)和第三FIFO缓存区(111)轮流跟随SD接口(106)、加密算法模块(102)和SD卡应用模块并行工作，在SD主设备(20)与SD卡应用模块之间传递数据批次，从而提高了数据的加解密速度。

主权项

1、一种实时加密SD卡，包括：SD接口(106)，该接口为用于连接SD主设备(20)的符合SD规范的接口，实现从SD主设备(20)读出数据或向SD主设备(20)写入数据；SD卡应用模块，用于实现SD卡的数据存储或/和数据处理功能；SD卡控制器，用于控制所述SD卡与SD主设备(20)之间的信息通讯；SD卡数据通道，用于传输SD主设备(20)与SD卡应用模块之间的数据；内部存储器(103)，用于存储SD卡的固件或开机引导程序(BootLoader)；CPU(104)，用于执行存储于内部存储器(103)上的固件输入的指令，完成对SD卡的控制和管理；其特征在于还包括：加密算法模块(102)，用于加密从SD主设备(20)读出的原文数据以及解密从SD卡应用模块读出的密文数据，实现数据流的加解密；FIFO缓存器，该缓存器具有第一FIFO缓存区(109)、第二FIFO缓存区(110)和第三FIFO缓存区(111)，在SD卡初始化时，SD接口(106)的逻辑地址分配给第一FIFO缓存区(109)，加密算法模块(102)的逻辑地址分配给第二FIFO缓存区(110)，SD卡应用模块的逻辑地址分配给第三FIFO缓存区(111)；FIFO控制器(101)，由寄存器构成，该寄存器设有三个控制位，其中，第一控制位(201)使能后使得SD接口(106)的逻辑地址与SD卡应用模块的逻辑地址进行交换，第二控制位(202)使能后使得SD接口(106)的逻辑地址与加密算法模块(102)的逻辑地址进行交换，第三控制位(203)使能后使得SD卡应用模块的逻辑地址与加密算法模块(102)的逻辑地址进行交换；CPU(104)分别与加密算法模块(102)、FIFO控制器(101)、内部存储器(103)、FIFO缓存器、SD接口(106)、SD卡控制器和SD卡应用模块通过总线连接。