[发明专利]显示测试图形多通道时钟发生器无效
申请号: | 200910035220.7 | 申请日: | 2009-09-15 |
公开(公告)号: | CN101706538A | 公开(公告)日: | 2010-05-12 |
发明(设计)人: | 杨晓伟;李晓华;张宇宁;雷威 | 申请(专利权)人: | 东南大学 |
主分类号: | G01R31/00 | 分类号: | G01R31/00;G09G3/00 |
代理公司: | 南京经纬专利商标代理有限公司 32200 | 代理人: | 叶连生 |
地址: | 210096*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 显示测试图形多通道时钟信号发生器是一种适用于多种显示器显示测试图形时钟发生与更新的装置。该发生器是由USB模块1、FPGA模块2、时钟模块3组成,FPGA模块2由数据接收/发送模块和数据写入/读出模块组成。USB模块1转换串行数据为并行数据、与FPGA模块2之间双向并行传输时钟数据,FPGA模块2中的数据接收/发送模块控制与USB模块1之间时钟数据的接收/发送、数据写入/读出模块控制与时钟模块3之间时钟数据的写入/读出,时钟模块3接收FPGA模块2的串行时钟数据和回送串行时钟数据至FPGA模块2、在多路时钟输出端输出三路频率相同或频率不同的时钟信号。 | ||
搜索关键词: | 显示 测试 图形 通道 时钟发生器 | ||
【主权项】:
一种显示测试图形多通道时钟信号发生器,其特征在于该发生器包括USB模块(1)、FPGA模块(2)、时钟模块(3)顺序相串联连接,FPGA模块(2)由数据接收/发送模块(module FT245BM)、数据写入/读出模块(module FS6370)组成;USB模块(1)经串行双向数据端(USBDP、USBDM)和并行双向数据端(D0~D7)转换和传输时钟数据,FPGA模块(2)经并行双向数据端(USB_DATA[7..0])接收/发送时钟数据和串行双向数据端(sda)写入/读出时钟数据,时钟模块(3)经串行双向数据端(OE/SDA)传输时钟数据和多路时钟输出端(CLK_A、CLK_B、CLK_C)输出时钟信号。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东南大学,未经东南大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910035220.7/,转载请声明来源钻瓜专利网。