[发明专利]CMOS晶体管及其制作方法有效
| 申请号： | 200910045703.5 | 申请日： | 2009-01-23 |
| 公开（公告）号： | CN101789401A | 公开（公告）日： | 2010-07-28 |
| 发明（设计）人： | 肖德元;季明华 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/84 | 分类号： | H01L21/84;H01L29/78 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 李丽 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种CMOS晶体管及其制作方法。其中CMOS晶体管包括：硅基底、位于硅基底上的氧化层和位于氧化层上的第一沟道及第一源/漏极区和第二沟道及第二源/漏极区；位于氧化层上的栅介质层；位于栅介质层上的第一正面栅极、第一背面栅极、第二正面栅极和第二背面栅极，第一正面栅极和第一背面栅极分立第一沟道两侧，第二正面栅极和第二背面栅极分立第二沟道两侧，第一正面栅极与第二正面栅极连通；位于第一正面、背面栅极两侧第一轻掺杂漏极；位于第二正面、背面栅极两侧的第二轻掺杂漏极；位于各侧极两侧的侧墙；位于第一正面栅极、第一背面栅极和侧墙两侧的第一源/漏极；位于第二正面栅极、第二背面栅极和侧墙两侧的第二源/漏极。本发明工艺较为简单。 | ||
| 搜索关键词： | cmos 晶体管 及其 制作方法 | ||
【主权项】：
一种CMOS晶体管的制作方法，其特征在于，包括：提供依次包含硅基底、氧化层和顶层硅的半导体衬底；刻蚀顶层硅，形成第一沟道及第一源/漏极区和第二沟道及第二源/漏极区，所述第一漏极区和第二漏极区连通；在氧化层上形成栅介质层；在栅介质层上形成第一正面栅极、第一背面栅极、第二正面栅极和第二背面栅极，其中第一正面栅极和第一背面栅极位于第一沟道两侧，第二正面栅极和第二背面栅极位于第二沟道两侧，第一正面栅极与第二正面栅极连通；以第一正面栅极、第一背面栅极、第二正面栅极和第二背面栅极为掩膜，在第一源/漏极区和第二源/漏极区注入n型离子，形成第一轻掺杂漏极和第二轻掺杂漏极；在第一正面栅极、第一背面栅极、第二正面栅极和第二背面栅极两侧形成侧墙；以第一正面栅极、第一背面栅极、第二正面栅极和第二背面栅极为掩膜，在第一源/漏极区和第二源/漏极区注入n型离子，形成第一源/漏极和第二源/漏极。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910045703.5/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
