[发明专利]基于FPGA实现并行结构FFT处理器的方法无效
| 申请号： | 200910054018.9 | 申请日： | 2009-06-26 |
| 公开（公告）号： | CN101582059A | 公开（公告）日： | 2009-11-18 |
| 发明（设计）人： | 黄正;刘亮;皋魏;席刚;周正仙;仝芳轩 | 申请（专利权）人： | 上海华魏光纤传感技术有限公司 |
| 主分类号： | G06F17/14 | 分类号： | G06F17/14 |
| 代理公司： | 上海思微知识产权代理事务所 | 代理人： | 郑 玮 |
| 地址： | 201700上海市青浦区赵*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于FPGA实现并行结构FFT处理器的方法，用于进行N点的FFT运算，FPGA包含多个专用乘法器、多个大量块RAM、以及多个逻辑门，包括如下步骤：(1)将N点等分为M段，每段具有N/M个点；(2)将N点的FFT运算，转化为M段(每段N/M个点)FFT运算的表达式；(3)提取步骤(2)所得表达式中各M段FFT运算表达式的系数，用专用乘法器、大量块RAM、及逻辑门通过所述FPGA内部电路实现系数与对应各M段FFT运算结果乘积，再将各段的乘积结果求和得到N点的FFT运算结果。本发明把长序列分裂成较短序列，有效提高了长序列FFT的处理速度和系统吞吐量。 | ||
| 搜索关键词： | 基于 fpga 实现 并行 结构 fft 处理器 方法 | ||
【主权项】：
1、一种基于FPGA实现并行结构FFT处理器的方法，用于进行N(N为2的k次幂，或不足k次幂，将序列补O使N变为2的k次幂，k为正整数)点的FFT运算，所述FPGA包含多个专用乘法器、多个大量块RAM、以及多个逻辑门，其特征在于，包括如下步骤：(1)将所述N点等分为M段，每段具有N/M个点；(2)将所述N点的FFT运算，转化为所述M段(每段N/M个点)FFT运算的表达式；(3)提取步骤(2)所得表达式中各M段FFT运算表达式的系数，用所述专用乘法器、大量块RAM、及逻辑门通过所述FPGA内部电路实现所述系数与对应各M段FFT运算结果乘积，再将所述各段的乘积结果求和得到所述N点的FFT运算结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华魏光纤传感技术有限公司，未经上海华魏光纤传感技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910054018.9/，转载请声明来源钻瓜专利网。
