[发明专利]一种应用于可重构计算架构的重构信息发送引擎

摘要

本发明属于集成电路设计技术领域，具体为一种应用于可重构计算架构的重构信息发送引擎。该发送引擎由主控部分、静态重构信息解析发送单元、静态信息存储单元、动态重构信息解析发送单元、动态信息存储单元以及定制重构信息硬件发送器构成。它抽象不同功能的可重构运算单元，使用同样的结构对不同的可重构运算单元提供重构信息，并通过简单的配置适合不同规模的可重构运算单元，其rtl代码采用软件参数配置的方式自动生成，本发明为可重构计算架构中的各种运算单元提供静态、动态和专用的重构信息，并在不同规模的可重构系统中有良好的适应性及灵活性。

主权项

1、一种应用于可重构计算架构的重构信息发送引擎，其特征在于由主控部分(101)、静态重构信息解析发送单元(102)、静态信息存储单元(103)、动态重构信息解析发送单元(104)、动态信息存储单元(105)以及定制重构信息硬件发送器(106)构成；其中，主控部分(101)接收上层控制逻辑对重构信息发送引擎送出的控制指令，对其进行解析，并对静态重构信息解析发送单元(102)发出控制信号；每个静态重构信息解析发送单元(102)根据解析得到的控制信号，分多个时钟周期从静态信息存储单元(103)中读取数据，并将其拼凑成一条完整的静态指令；静态信息存储单元(103)用于存储相对应可重构运算单元所需要的静态重构信息，其存储数据位宽64bit，即每条静态指令的长度为64bit的整数倍；在每一条静态指令的最后32bit，为该静态指令所对应的一系列动态重构信息的控制信息编码；动态重构信息解析发送单元(104)接收到这些控制信息编码后，从中解析出当前所需动态重构信息的存放初始地址与动态指令总数，然后从相应的动态信息存储单元(105)中进行读取；动态信息存储单元(105)由一个或多个并行的存储器构成，每个存储器的位宽为128bit；对于需要通过定制重构信息硬件发送器(106)所发送的定制重构信息，在每一条动态指令的最低3bit处进行标识。