[发明专利]失调自修正的高速数据比较锁存器有效

专利信息
申请号: 200910059569.4 申请日: 2009-06-11
公开(公告)号: CN101645707A 公开(公告)日: 2010-02-10
发明(设计)人: 武国胜;李斌 申请(专利权)人: 和芯微电子(四川)有限公司
主分类号: H03K19/003 分类号: H03K19/003;H03K19/0175
代理公司: 暂无信息 代理人: 暂无信息
地址: 610041四川省*** 国省代码: 四川;51
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了失调自修正的高速数据比较锁存器,包括输入对管P、输入对管N、比较锁存模块、输入控制模块、输出控制模块和失调逻辑控制模块,输入控制模块产生两个信号分别控制输入对管P和输入对管N,然后输入对管P和输入对管N分别输出连接至比较锁存模块,比较锁存模块的锁存输出同时连接至输出控制模块和失调逻辑控制模块,输出控制模块输出至采样器,失调逻辑控制模块根据复位信号RESET和比较锁存模块输的锁存输出信号产生两个分别调节输入对管P与输入对管N的对管个数的调节信号,通过调节两个输入对管的对管个数实现失调自修正;本发明通过反馈机制自动修调差分输入对管的个数,以达到修调差分对管工作点和阈值电压,消除工艺偏差,使接收器中高速数据比较锁存器差分输入对管精确匹配。
搜索关键词: 失调 修正 高速 数据 比较 锁存器
【主权项】:
1、失调自修正的高速数据比较锁存器,其特征在于:包括输入对管P、输入对管N、比较锁存模块、输入控制模块、输出控制模块和失调逻辑控制模块,输入控制模块产生两个信号分别控制输入对管P和输入对管N,然后输入对管P和输入对管N分别输出连接至比较锁存模块,比较锁存模块的锁存输出同时连接至输出控制模块和失调逻辑控制模块,输出控制模块输出至采样器,失调逻辑控制模块根据复位信号RESET和比较锁存模块输的锁存输出信号产生两个分别调节输入对管P与输入对管N的对管个数的调节信号,通过调节两个输入对管的对管个数实现失调自修正。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于和芯微电子(四川)有限公司,未经和芯微电子(四川)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200910059569.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code