[发明专利]一种除数是127×2n的快速除法器

摘要

本发明涉及一种除数是127×2n的快速除法器，其创新之处是采用不同的加法器和与门或非门连接构成的一种特殊除法器，其输入端构成二进制的被除数，一个输出端构成除法结果的二进制的商，另一个输出端构成除法结果的二进制的余数。该除法器可以进行除数为127×2n，被除数为0～8191×2n+2n-1，当n＝0、1、2、...n整数时的快速运算。该除法器结构简单，使用的元器件少，造价低。在某些特殊场合下，有不可替代的作用。可广泛应用于数字信号处理系统中。

主权项

一种除数是127×2n的快速除法器，其特征在于：其电路连接关系是输入端I13连接二次加法器ADD7618的X1脚、同时连接异或门XR6的输入2脚；输入端I12连接二次加法器ADD7618的X2脚、同时连接异或门XR5的输入2脚；输入端I11连接二次加法器ADD7618的X3脚、同时连接异或门XR4的输入2脚；输入端I10连接二次加法器ADD7618的X4脚、同时连接异或门XR3的输入2脚；输入端I9连接二次加法器ADD7618的X5脚、同时连接异或门XR2的输入2脚；输入端I8连接二次加法器ADD7618的X6脚、同时连接异或门XR1的输入2脚；输入端I7连接二次加法器ADD7618的X7脚、同时连接与门A1的输入1脚；输入端I6同时连接二次加法器ADD7618的Y1脚、连接异或门XR6的输入1脚、连接加法器ADD617的X1脚；输入端I5同时连接二次加法器ADD7618的Y2脚、连接异或门XR5的输入1脚、连接加法器ADD617的X2脚；输入端I4同时连接二次加法器ADD7618的Y3脚、连接异或门XR4的输入1脚、连接加法器ADD617的X3脚；输入端I3同时连接二次加法器ADD7618的Y4脚、连接异或门XR3的输入1脚、连接加法器ADD617的X4脚；输入端I2同时连接二次加法器ADD7618的Y5脚、连接异或门XR2的输入1脚、连接加法器ADD617的X5脚；输入端I1同时连接二次加法器ADD7618的Y6脚、连接异或门XR1的输入1脚、连接加法器ADD617的X6脚；二次加法器ADD7618的输出F1脚连接与门A8的输入2脚；二次加法器ADD7618的输出F2脚连接与门A7的输入2脚；二次加法器ADD7618的输出F3脚连接与门A6的输入2脚；二次加法器ADD7618的输出F4脚连接与门A5的输入2脚；二次加法器ADD7618的输出F5脚连接与门A4的输入2脚；二次加法器ADD7618的输出F6脚连接与门A3的输入2脚；二次加法器ADD7618的输出F7脚连接与门A2的输入2脚；二次加法器ADD7618的输出F8脚连接或门R1的输入2脚；异或门XR1的输出3脚连接与门A1的输入7脚；异或门XR2的输出3脚连接与门A1的输入6脚；异或门XR3的输出3脚连接与门A1的输入5脚；异或门XR4的输出3脚连接与门A1的输入4脚；异或门XR5的输出3脚连接与门A1的输入3脚；异或门XR6的输出3脚连接与门A1的输入2脚；与门A1的输出8脚连接非门N1的输入1脚、同时连接或门R1的输入1脚；或门R1的输出3脚连接加法器ADD617的输入Y1脚；非门N1的输出2脚同时连接与门A2的输入1脚、与门A3的输入1脚、与门A4的输入1脚、与门A5的输入1脚、与门A6的输入1脚、与门A7的输入1脚、与门A8的输入1脚；加法器ADD617的输出F1脚连接除法结果的二进制的商06端；加法器ADD617的输出F2脚连接除法结果的二进制的商05端；加法器ADD617的输出F3脚连接除法结果的二进制的商04端；加法器ADD617的输出F4脚连接除法结果的二进制的商03端；加法器ADD617的输出F5脚连接除法结果的二进制的商02端；加法器ADD617的输出F6脚连接除法结果的二进制的商01端；加法器ADD617的输出F7脚连接除法结果的二进制的商00端；与门A2的输出3脚连接除法结果的二进制的余数07端；与门A3的输出3脚连接除法结果的二进制的余数08端；与门A4的输出3脚连接除法结果的二进制的余数09端；与门A5的输出3脚连接除法结果的二进制的余数010端；与门A6的输出3脚连接除法结果的二进制的余数011端；与门A7的输出3脚连接除法结果的二进制的余数012端；与门A8的输出3脚连接除法结果的二进制的余数013端；在二次加法器ADD7618和与门A8的右边增加n条从输入到输出的连线I141-0141、I142-0142、I143-0143、......I14n-014n。