[发明专利]基于选择路径的相位因子结合电路

摘要

基于选择路径的相位因子结合电路，涉及集成电路设计领域。它解决了现有正交频分复用技术中，采用时域交织分割部分传输序列法在操作过程中的数据阻塞的问题。提供一种基于选择路径的相位因子结合电路，其工作过程为：在每一个时钟周期时，状态机输出四个控制信号，四个选择器分别根据所述状态机输出的四个控制信号选择对应的累加器进行输出，在四个时钟周期后，完成与相位因子结合所产生的数据的累加过程，基于选择路径的相位因子的结合过程与数据的IFFT变换速度同步，不会造成数据的阻塞，并且不需要寄存器存储数据，硬件消耗很低。本发明适用于现有OFDM系统的PTS方法中。

主权项

1、基于路径选择的相位因子结合电路，其特征是它包括时钟单元(1)、状态机(2)、四个乘法器、四个累加器(ADD1、ADD2、ADD3、ADD4)和四个选择器(MUX1、MUX2、MUX3、MUX4)；待处理数据分别通过第一个路径(path1)、第二个路径(path2)、第三个路径(path3)和第四个路径(path4)同时与四路相位因子通过四个乘法器相乘，然后所述四个乘法器分别输出信号给四个选择器，所述四个选择器(MUX1、MUX2、MUX3、MUX4)分别输出信号给四个累加器(ADD1、ADD2、ADD3、ADD4)；时钟单元(1)输出时钟信号给状态机(2)，所述状态机(2)输出四个控制信号分别给四个选择器(MUX1、MUX2、MUX3、MUX4)；在各时钟周期Clock，状态机(2)输出的四个控制信号为：n为整数，且n≥0；当第i个选择器(MUXi)的控制信号Ctr_i为00时，第i个选择器(MUXi)将其输入的信号输出给第一个累加器(ADD1)；当第i个选择器(MUXi)的控制信号Ctr_i为01时，第i个选择器(MUXi)将其输入的信号输出给第二个累加器(ADD2)；当第i个选择器(MUXi)的控制信号Ctr_i为10时，第i个选择器(MUXi)将其输入的信号输出给第三个累加器(ADD3)；当第i个选择器(MUXi)的控制信号Ctr_i为11时，第i个选择器(MUXi)将其输入的信号输出给第四个累加器(ADD4)；所述i的值为1、2、3、4。