[发明专利]基于动态电流镜的数字可编程时间延迟装置

摘要

基于动态电流镜的数字可编程时间延迟装置属于数字时间延迟电路技术领域，其特征在于；由数字控制电路和时间延迟电路依次串接构成，其中，时间延迟电路采用了动态电流镜分别控制输出反相器两个MOS管的栅电压，在保持传递函数的单调性的同时也降低了功耗。

主权项

1. 基于动态电流镜的数字可编程时间延迟装置，其特征在于：由数字控制电路和时间延迟电路组成，其中：数字控制电路，含有四个PMOS管：第五PMOS管(MP6)，第六PMOS管(MP1)，第七PMOS管(MP2)，第八PMOS管(MP3)，其中：所述四个PMOS管(MP0)，(MP1)，(MP2)和(MP3)的四个栅极依次分别输入数字信号b0，b1，b2，和b3，四个源极共同接高电平VDD，而漏极彼此互联：时间延迟电路，含有：第一PMOS管(M2)，第二PMOS管(M7)，第三PMOS管(M4)和一个引入控制电流镜的第四PMOS管(Mcs)，还含有第一NMOS管(M1)，第二NMOS管(M5)，第三NMOS管(M6)，用于控制时间延迟的第四NMOS管(Mn1)和第五NMOS管(Mn2)，以及第六NMOS管(M3)，其中：所述第八PMOS管(MP3)和第四PMOS管(Mcs)的源极互连，漏极互联，所速第一NMOS管(M1)的栅极，第二NMOS管(M5)的栅极，第一PMOS管(M2)的栅极，第二PMOS管(M7)的栅极，以及第三NMOS管(M6)的栅极互联后接输入信号Din，第一NMOS管(M1)的源极，第二NMOS管(M5)的源极，第三NMOS管(M6)的源极，以及第六NMOS管(M3)的源极，第三NMOS管(M6)的源极，以及第六NMOS管(M3)的源极都接地，第一NMOS管(M1)的漏极和第四NMOS管(Mn1)的源极相连，第二NMOS管(M5)的漏极和第五NMOS管(Mn2)的源极相连，第四NMOS管(Mn1)的漏极，第一PMOS管(M2)的漏极，第三PMOS管(M4)的栅极以及第二PMOS管(M7)的源极相连，第二PMOS管(M7)的漏极，第三NMOS管(M6)的漏极和第六NMOS管(M3)的栅极相连，第四NMOS管(Mn1)的栅极，第五NMOS管(Mn2)的栅极和漏极，以及第四PMOS管(Mcs)的漏极互连，第六NMOS管(M3)的漏极，第三PMOS管(M4)的漏极与第四PMOS管(Mcs)的栅极互联后组成所述时间延迟电路的输出端Dout，第一PMOS管(M2)得源极和第三PMOS管(M4)的源极互连后接高电平VDD；所述基于动态电流镜的数字可编程时间延迟装置的延迟时间td由下式决定：td＝Cg.VTP/I其中VTP为第三PMOS管(M4)的栅极阈值电压，I为流过第五NMOS管(Mn2)的漏电流，Cg是第三PMOS管(M4)的栅电容。