[发明专利]一种用于卫星通信系统的超低码速率PSK解调器

摘要

一种用于卫星通信系统的超低码速率PSK解调器，它由前端模数转换A/D、数字下变频模块、载波同步模块和位同步模块组成；前端模数转换A/D用现成产品，数字下变频模块、载波同步模块和位同步模块在FPGA中实现；其连结关系是前端模数转换A/D的输出连接到数字下变频模块，数字下变频模块的输出连接到载波同步模块、载波同步模块的输出连接到位同步模块；信号走向是输入的信号，经过调理后进入前端模数转换A/D，前端模数转换A/D采样后的信号进入数字下变频模块进行处理，经过数字下变频模块处理后的信号进入载波同步模块进行载波同步处理，载波同步模块处理后的信号进入位同步模块进行位同步处理，位同步模块处理后输出的信号即为解调器的输出；它有实用价值和应用前景。

主权项

1、一种用于卫星通信系统的超低码速率PSK解调器，其特征在于：它由4部分组成，包括：前端模数转换A/D(10)、数字下变频模块(11)、载波同步模块(12)和位同步模块(13)，按照预定的流程完成对超低码速率的遥控PSK信号进行解调；前端模数转换A/D(10)使用现成的产品，数字下变频模块(11)、载波同步模块(12)和位同步模块(13)在现场可编程门阵列即FPGA中实现；它们之间的连接关系是：前端模数转换A/D(10)的输出连接到数字下变频模块(11)，数字下变频模块(11)的输出连接到载波同步模块(12)、载波同步模块(12)的输出连接到位同步模块(13)；信号走向是：输入的信号，经过调理后进入前端模数转换A/D(10)，前端模数转换A/D(10)采样后的信号进入数字下变频模块(11)进行处理，经过数字下变频模块(11)处理后的信号进入载波同步模块(12)进行载波同步处理，载波同步模块(12)处理后的信号进入位同步模块(13)进行位同步处理，位同步模块(13)处理后输出的信号即为解调器的输出；所述的前端模数转换A/D(10)以恒定的采样率将调理后的模拟相移键控即模拟PSK信号变换为数字信号，前端模数转换A/D(10)使用现成的产品即可；所述的数字下变频模块(11)包括数字下变频模块数控振荡器即数字下变频模块NCO(40)、同相支路乘法器(20)、同相支路采样率变换模块(21)、同相支路FIR低通滤波器(22)、正交支路乘法器(30)、正交支路采样率变换模块(31)、正交支路FIR低通滤波器(32)和数字自动增益控制模块即数字AGC模块(41)；数字下变频模块NCO(40)使用直接频率综合算法实现，负责产生和标称载波频率相同的两路固定本地载波，两路载波的相位相差90°，数字下变频模块NCO(40)的输出和前端模数转换A/D(10)输出的本地载波作为同相支路乘法器(20)和正交支路乘法器(30)的输入；同相支路乘法器(20)和正交支路乘法器(30)作为固定下变频器使用，利用FPGA中的IP核实现，计算输入PSK信号和本地载波相乘的结果，将输入信号下变频到零中频，同相支路乘法器(20)和正交支路乘法器(30)输出的结果分别进入同相支路采样率变换模块(21)和正交支路采样率变换模块(31)；同相支路采样率变换模块(21)和正交支路采样率变换模块(31)，由抽取和内插倍数可程控的积分梳状码速率变换滤波器和有限频率响应抽取滤波器即FIR抽取滤波器级联而成，按照输入PSK信号的码速率进行采样率变换，使得采样率变换后的采样率为码速率的固定倍数，同相支路采样率变换模块(21)和正交支路采样率变换模块(31)的输出分别进入结构相同的同相支路FIR低通滤波器(22)和正交支路FIR低通滤波器(32)；同相支路FIR低通滤波器(22)和正交支路FIR低通滤波器(32)使用FIR滤波器，负责对抽取后的信号进行滤波，进一步滤除信号中的噪声，将基带信号中的噪声功率降到更低，低通滤波后的结果进入数字AGC模块(41)，对滤波后的信号功率进行检测，并进行调节，稳定环路增益，使得输出到载波同步模块(12)的基带信号功率基本稳定在恒定值，数字AGC模块(41)使用查找表算法实现，数字AGC模块(41)的输出的两路信号作为载波同步模块(12)的输入；所述的载波同步模块包括复数乘法器(50)、硬限幅器(51)、载波同步模块乘法器(52)、载波同步模块环路滤波器(53)和载波同步模块NCO(54)；复数乘法器(50)负责将数字下变频模块(11)输出的正交数据和载波同步模块NCO(54)输出的本地载波进行相乘，消除残余的载波分量，复数乘法器(50)使用FPGA内部IP核实现，复数乘法器(50)输出的实部即同相支路输入到硬限幅器(51)进行硬限幅，虚部即正交支路输入到作为鉴相器的载波同步模块乘法器(52)；硬限幅器(51)，对复数乘法器(50)输出的同相支路信号进行取符号运算，硬限幅器(51)的输出一方面输入到载波同步模块乘法器(52)进行鉴相，另一方面作为载波同步模块(12)输出，输出给位同步模块(13)；载波同步模块乘法器(52)，作为载波同步模块(12)的鉴频器，将同相支路信号硬限幅后的输出和正交支路信号进行相乘，完成对PSK输入信号的鉴相，载波同步模块乘法器(52)的输出接入载波同步模块环路滤波器(53)；载波同步模块环路滤波器(53)，主要作用是滤除误差信号中的高频分量，并为锁相环路提供一个短期的记忆，当环路由于瞬时噪声而失锁时，可确保环路迅速重新捕获信号；载波同步模块环路滤波器(53)使用理想一阶滤波器，由两个支路：直通支路和积分支路组成，直通支路只含有一个直通支路放大器(100)，将输入信号放大指定的倍数即可，积分支路包括积分支路放大器(110)、积分支路延时单元(112)和积分支路加法器(111)组成，输入的信号在进入直通支路的同时会进入积分支路，输入通过积分支路的放大器放大后和经过积分支路延时单元(112)延时后的结果相加，相加后的结果一方面作为积分支路延时单元(112)的输入，另一方面作为积分支路的输出，和直通支路的输出通过环路滤波器加法器(101)相加，两个支路相加后的结果作为载波同步模块环路滤波器(53)的输出，载波同步模块环路滤波器(53)的输出作为载波同步模块NCO(54)的输入；载波同步模块NCO(54)，使用DDS算法实现，载波同步模块NCO(54)的固定频率输出为零，载波同步模块环路滤波器(53)的输出作为调节端的输入，输出的跟踪载波进入复数乘法器(50)和输入信号相乘；所述的位同步模块(13)，使用“同相-中相”环实现，包括同相积分清零器(60)、中相积分清零器(70)、位同步模块鉴相器(80)、位同步模块环路滤波器(81)和位同步模块NCO(82)；载波同步模块(12)的输出同时输入给同相积分清零器(60)和中相积分清零器(70)，同相积分清零器(60)，在脉冲编码调制时钟即PCM时钟的上升沿处完成一次积分并清零，输出一方面作为位同步模块鉴相器(80)的输入，同时可以作为PCM数据输出；中相积分清零器(70)，滞后1/2个时钟周期，在PCM时钟的下降沿处完成积分并清零，中相积分清零器(70)的输出作为位同步模块鉴相器(80)的输入；位同步模块鉴相器(80)，同相积分清零器(60)和中相积分清零器(70)输出的积分结果进入位同步模块鉴相器(80)，当同相积分清零器(60)上次输出和本次输出符号相同时，没有发生符号的反转，此时不能计算相位误差，位同步模块鉴相器(80)输出为0；当同相积分清零器(60)上次输出为负，本次输出为正时，数据发生了从0到1的跳变，此时如果中相积分清零器(70)的值大于0，说明中相积分清零器(70)中，数据为1的部分大于数据为0的部分，因此位同步模块NCO(82)相位滞后，说明位同步模块NCO(82)输出相位小于输入相位，反之，表示位同步模块NCO(82)相位超前，此时位同步模块鉴相器(80)输出中相积分清零器(70)的值，当同相积分清零器(60)上次输出为正，本次输出为负时，数据发生了从1到0的跳变，如果中相积分清零器(70)的值大于0，说明中相积分清零器(70)中，数据为1的部分大于数据为0的部分，因此位同步模块NCO(82)相位超前，反之，表示位同步模块NCO(82)相位滞后，此时位同步模块鉴相器(80)的输出为中相积分清零器(70)输出值取反，位同步模块鉴相器(80)的输出作为位同步模块环路滤波器(81)的输入；位同步模块环路滤波器(81)，主要作用是滤除鉴相后定时误差信号中的高频分量，并为锁相环路提供一个短期的记忆，当环路由于瞬时噪声而失锁时，可确保环路迅速重新捕获信号，位同步模块环路滤波器(81)的结构和载波同步模块环路滤波器(53)的结构完全相同，位同步模块环路滤波器(81)的输出作为位同步模块NCO(82)的输入；位同步模块NCO(82)，使用DDS算法实现，输出的信号为脉冲，固定频率输出为PSK码速率，位同步模块NCO(82)的输出一方面作为跟踪后的PCM时钟输出，另一方面作为同相积分清零器和中相积分清零器清零端的输入。