[发明专利]一种基于嵌入式CPU的双机冗余容错系统

摘要

本发明公开一种基于嵌入式CPU的双机冗余容错系统，包括基板、第一CPU模块和第二CPU模块、第一输出切换模块、第二输出切换模块和通讯模块。第一CPU模块、第二CPU模块、第一输出切换模块、第二输出切换模块和通讯模块安装在基板上并且通过通讯模块与上位机通讯，第一CPU模块和第二CPU模块完成传感器的数据采集，然后进行数据处理及运算，最后将结果经由第一输出切换模块或第二输出切换模块输出，驱动执行模块工作。本发明解决了传统双机冗余容错系统存在的单点故障问题，在系统发生一度故障模式下仍能通过切换到冗余备份设备，使系统保持正常工作状态。本发明提供的双机冗余容错系统切换方法简单，总体可靠性高，选用部件结构简化，性价比高。

主权项

1、一种基于嵌入式CPU的双机冗余容错系统，包括基板(7)、第一CPU模块(1)和第二CPU模块(2)以及通讯模块(6)，其特征在于，该系统还包括第一输出切换模块(3)和第二输出切换模块(4)；第一CPU模块(1)、第二CPU模块(2)、第一输出切换模块(3)、第二输出切换模块(4)和通讯模块(6)安装在基板(7)上，并且通过通讯模块(6)与上位机(9)进行通讯；其中，第一CPU模块(1)和第二CPU模块(2)各自带有看门狗电路，系统工作时第一CPU模块(1)和第二CPU模块(2)一个作为主CPU，另外一个作为从CPU，主从CPU模块在本机程序跑飞时重启，并且双机间通过两种通讯接口进行询问与应答，实现双机的互检，主从CPU模块完成传感器(5)的数据采集，然后进行数据处理及运算，最后将结果经由第一输出切换模块(3)或第二输出切换模块(4)输出，驱动系统外的执行模块(8)工作；第一仲裁切换模块(32)与第一输出驱动模块(31)组成的第一输出切换模块(3)，第二仲裁切换模块(42)与第二输出驱动模块(41)组成的第二输出切换模块(4)，它们一起形成双冗余输出切换模块结构，第一仲裁切换模块(32)和第二仲裁切换模块(42)为时序逻辑电路，与第一CPU模块(1)、第二CPU模块(2)的I/O口连接，接收CPU的输出作为切换信号，仲裁切换模块由触发器及与非门电路组成，其中仲裁切换模块部分采用D触发器、与非门组成，主CPU与从CPU通过发送方波信号给第一仲裁切换模块(32)和第二仲裁切换模块(42)实现主从切换，并且第一仲裁切换模块(32)的输出信号与第一CPU模块(1)的输入引脚相连接，第二仲裁切换模块(42)的输出信号与第二CPU模块(2)的输入引脚相连接，由第一CPU模块(1)监视第一仲裁切换模块(32)输出结果，第二CPU模块(2)监视第二仲裁模块(42)的输出结果；第一输出驱动模块(31)由第一仲裁切换模块(32)与第一CPU模块(1)共同控制其输出状态，同时第一输出驱动模块(31)由第一CPU模块(1)控制其是否上电工作；第二输出驱动模块(41)由第二仲裁切换模块(42)与第二CPU模块(2)共同控制其输出状态，同时第二输出驱动模块(41)由第二CPU模块(2)控制其是否上电工作；通信模块(6)采用232通讯，采用MAX232及周边电路实现，RXD信号引脚同时接到第一CPU模块(1)与第二CPU模块(2)的RXD0引脚，并且第一CPU模块(1)与第二CPU模块(2)的TXD0与TXD0’引脚接到第一输出驱动模块(31)和第二输出驱动模块(41)，经第一输出驱动模块(31)和第二输出驱动模块(41)选择后形成TXD输出信号，并连接到MAX232的对应引脚；通讯模块(6)与上位机(9)进行通讯，在上位机(9)上监视系统的工作状态，并能通过手动的方式控制第一CPU模块(1)与第二CPU模块(2)的工作状态与主从CPU之间的切换；第一CPU模块(1)与第一仲裁切换模块(32)、第二仲裁切换模块(42)连接；第二CPU模块(2)与第一仲裁切换模块(32)、第二仲裁切换模块(42)连接，第一CPU模块(1)与第二CPU模块(2)发出切换指令，并且监视第一仲裁切换模块(32)、第二仲裁切换模块(42)的状态；第一CPU模块(1)输出连接第一输出驱动模块(31)、第二输出驱动模块(41)，并且监视第一输出驱动模块(31)、第二输出驱动模块(41)的输出；第二CPU模块(2)输出连接第一输出驱动模块(31)、第二输出驱动模块(41)，并且监视第一输出驱动模块(31)、第二输出驱动模块(41)的输出；第一仲裁切换模块(32)输出与第一输出驱动模块(31)的选通端相连控制第一输出驱动模块(31)是否导通，第二仲裁切换模块(42)输出与第二输出驱动模块(41)的选通端相连控制第二输出驱动模块(41)是否导通；第一输出驱动模块(31)、第二输出驱动模块(41)输出与执行模块(8)、通讯模块(6)的输入相连，通讯模块(6)与第一CPU模块(1)和第二CPU模块(2)的RXD引脚相连，第一CPU模块(1)和第二CPU模块(2)间通过对应引脚相连实现双机通讯。