[发明专利]移位寄存器单元及液晶显示器栅极驱动装置

摘要

本发明公开了一种移位寄存器单元及液晶显示器栅极驱动装置，其中移位寄存器单元在现有技术12晶体管1电容结构的基础上，将第七薄膜晶体管的漏极、第九薄膜晶体管的栅极和漏极均与第二时钟信号输入端连接，使得第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管和第十薄膜晶体管在移位寄存器单元输出高电平信号时器件不产生漏电流，能够减小移位寄存器单元的功耗。

主权项

一种移位寄存器单元，其特征在于，包括：第一薄膜晶体管，其漏极和栅极均与信号输入端连接；第二薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，栅极与复位信号输入端连接，源极与低电压信号输入端连接；第三薄膜晶体管，其漏极与第一时钟信号输入端连接，栅极与所述第一薄膜晶体管的源极连接，源极与信号输出端连接；第四薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，栅极与所述复位信号输入端连接，源极与所述低电压信号输入端连接；第五薄膜晶体管，其漏极与所述第一薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；第六薄膜晶体管，其漏极与所述第三薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；第七薄膜晶体管，其漏极与第二时钟信号输入端连接，源极分别与所述第五薄膜晶体管的栅极和所述第六薄膜晶体管的栅极连接；第八薄膜晶体管，其漏极与所述第七薄膜晶体管的源极连接，栅极与所述第一薄膜晶体管的源极连接，源极与所述低电压信号输入端连接；第九薄膜晶体管，其漏极和栅极均与所述第二时钟信号输入端连接，源极与所述第七薄膜晶体管的栅极连接；第十薄膜晶体管，其漏极与所述第九薄膜晶体管的源极连接，栅极与所述第一薄膜晶体管的源极连接，源极与所述低电压信号输入端连接。