[发明专利]带钟控晶体管的预分频器

摘要

本发明的目的是公开一种带钟控晶体管的预分频器，可提供正交信号。本发明在传统触发器的结构上添加时钟控制管，构成带钟控晶体管的预分频器，带钟控晶体管的预分频器包括两个触发器，每个触发器的两个输出端上接入一个采用反向时钟信号控制的钟控晶体管，带钟控晶体管触发器的动态负载结构在采样阶段呈低电阻，减小充放电时间，大大提高转换速度，不仅具有提高工作频率的优点，同时克服了电路静态偏置点变动的缺点，该动态负载在锁存阶段呈高电阻值，提供足够的增益。增加了一个维度的带钟控晶体管的预分频器结构为高速、低功耗的预分频器，它比传统触发器的工作频率更高、功耗更低和工作范围更宽，能够保持较高的灵敏度。

主权项

带钟控晶体管的预分频器，其特征在于：(1)它由第一触发器和第二触发器组成，所述第一触发器的电路结构与第二触发器的电路结构完全相同，第一触发器的输出端QN和QP直接连接到第二触发器的输入端，第二触发器的输出端IN和IP交叉耦合到第一触发器的输入端；(2)每个触发器包括采样差分对管、锁存交叉耦合对管、带时钟控制管的负载模块以及时钟信号输入差分对管；时钟控制管并接在触发器的输出端；时钟信号输入差分对管的二个输入端对应连接输入时钟信号CP、CN；第一触发器的时钟控制管的控制极连接输入时钟信号CN，第二触发器的时钟控制管的控制极连接输入时钟信号CP；每个触发器输出信号与其采样对管栅极所接入的输入信号的频率相同，都为输入的时钟信号频率的一半；所述的每个触发器的采样差分对管(21)由M3和M4组成，M3和M4为FET场效应管，M3的漏极和M4的漏极分别连接到该触发器(20)的两个输出端，M3的源极和M4的源极连接在一起，连接到时钟输入差分对管(24)中M1漏极；所述的每个触发器的交叉耦合锁存对管(22)由M5和M6组成，M5和M6为FET场效应管，M5的漏极和M6的漏极分别连接到该触发器的两个输出端，M5的源极和M6的源极连接在一起，连接到时钟输入差分对管(24)中M2的漏极；M5的栅极和M6的栅极分别交叉连接到该触发器的两个输出端；所述的每个触发器的负载模块(23)由MP1和MP2及时钟控制管MC组成，MP1和MP2及时钟控制管MC为FET场效应管；MP1的漏极和和MP2的漏极分别连接到该触发器的两个输出端；MP1的源极和和MP2的源极相连接电源Vdd；MP1的栅极和和MP2的栅极相连接一偏置电位Vb；所述的每个触发器的负载模块(23)或由Z1和Z2及时钟控制管MC组成，Z1和Z2为阻型器件，阻型器件为电阻或电感，或由电阻和电感组合的阻型器件，时钟控制管MC为FET场效应管；Z1和Z2的一端并联接电源Vdd，另一端连接时钟控制管MC的漏极和源极的其中一极；时钟控制管MC的漏极和源极分别连接到触发器两个输出端的其中一个端口，其栅极连接到一个时钟信号输入端口，第一触发器的时钟信号输入端口CN为正端，第二触发器的时钟信号输入端口CP为负端；所述的每个触发器的时钟输入差分对管(24)由M1和M2组成，M1和M2为FET场效应管，M1的漏极连接到采样差分对管(21)的M3和M4的源极，M2的漏极连接到交叉耦合锁存对管(22)的M5和M6的源极；M1和M2的源极相连接到地或一个作为电流源IS的FET场效应管的漏极上；M1和M2的栅极分别连接CP和CN，接收该触发器的输入时钟信号。