[发明专利]电子电路基板的关于电源噪声抑制的设计妥当性验证方法有效
| 申请号： | 200910129111.1 | 申请日： | 2009-03-25 |
| 公开（公告）号： | CN101546353A | 公开（公告）日： | 2009-09-30 |
| 发明（设计）人： | 柏仓和弘 | 申请（专利权）人： | 日本电气株式会社 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 北京东方亿思知识产权代理有限责任公司 | 代理人： | 李晓冬;南 霆 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 提供一种电子电路基板的关于电源噪声抑制的设计妥当性验证方法。关于印刷布线基板上的第i个(i＝1～n)LSI，将输入阻抗特性表示为Zlsi[i]，将从印刷布线基板整体中除去了所述第i个LSI后的特性、并且是从所述第i个LSI的安装位置观察时的反射阻抗特性表示为Z11[i]，则从印刷布线基板向所述LSI输入的输入电压Vin[i]由Vin[i]＝VDD-Zlsi[i]×VDD/(Zlsi[i]+Z11[i])给出，判定反射电压Vr[i]＝Vin[i]×(Zlsi[i]+Z11[i])/(Zlsi[i]-Z11[i])是否满足|Vr[i]|≤ΔV(电源变动允许范围)来验证设计妥当性。 | ||
| 搜索关键词： | 电子 路基 关于 电源 噪声 抑制 设计 妥当 验证 方法 | ||
【主权项】：
1. 一种电子电路基板的设计妥当性验证方法，在所述电子电路基板上安装半导体器件，所述验证方法的特征在于，求出对从所述电子电路基板侧向所述半导体器件输入的电压的所述半导体器件中的反射电压，判定所述反射电压是否处于能够保证所述半导体器件的工作的电源变动允许的范围内来验证设计妥当性。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于日本电气株式会社，未经日本电气株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910129111.1/，转载请声明来源钻瓜专利网。
- 上一篇：塑料生产送料系统
- 下一篇：一种新型注塑模具行位滑扶顶针保护机构
