[发明专利]半导体装置无效
| 申请号： | 200910132210.5 | 申请日： | 2009-04-28 |
| 公开（公告）号： | CN101572538A | 公开（公告）日： | 2009-11-04 |
| 发明（设计）人： | 田代靖典 | 申请（专利权）人： | 恩益禧电子股份有限公司 |
| 主分类号： | H03K19/003 | 分类号： | H03K19/003 |
| 代理公司： | 中原信达知识产权代理有限责任公司 | 代理人： | 孙志湧;李 亚 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 一种半导体装置，能够降低测试的成本。SiP(1)包括进行数据的发送和接收的AD芯片(2)和逻辑芯片(3)。AD芯片包括：AD转换电路(12a、12b)，生成并行数据；并串行转换电路(13a、13b)，对由AD转换电路生成的并行数据进行分割并按时间方向排列；以及选择电路(14a、14b)，从并串行转换电路的输出数据和将并行数据分割为能够在多个路径分别发送的分割数据中选择任一方而输出到逻辑芯片。逻辑芯片包括：串并行转换电路(15a、15b)，从按时间方向排列的数据复原原来的并行数据；和选择电路(16)，选择合成分割数据而成的原来的并行数据和由串并行转换电路复原的原来的并行数据并输出到端子(18)。 | ||
| 搜索关键词： | 半导体 装置 | ||
【主权项】：
1.一种半导体装置，其特征在于，包括进行数据的发送和接收的发送部和接收部，所述发送部包括：数据生成电路，用于生成并行数据；数据排列电路，对由所述数据生成电路生成的所述并行数据进行分割并按时间方向排列；以及第1选择电路，从所述数据排列电路的输出数据和将所述并行数据分割为能够在多个路径分别发送的分割数据中选择任一方而输出到所述接收部，所述的数据生成电路、数据电路及第1选择电路所构成的组的数量与所述多个路径对应。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于恩益禧电子股份有限公司，未经恩益禧电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910132210.5/，转载请声明来源钻瓜专利网。
