[发明专利]Ⅲ族氮化物单晶自立式衬底及利用该衬底制造半导体装置的方法无效
申请号: | 200910137022.1 | 申请日: | 2009-04-27 |
公开(公告)号: | CN101565854A | 公开(公告)日: | 2009-10-28 |
发明(设计)人: | 藤原伸介;中畑成二 | 申请(专利权)人: | 住友电气工业株式会社 |
主分类号: | C30B29/38 | 分类号: | C30B29/38;H01L21/18 |
代理公司: | 中原信达知识产权代理有限责任公司 | 代理人: | 陈海涛;樊卫民 |
地址: | 日本大阪*** | 国省代码: | 日本;JP |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种其平均位错密度不超过5×105cm-2且抗断裂的III族氮化物单晶自立式衬底,以及一种利用这类III族氮化物单晶自立式衬底制造半导体装置的方法。所述III族氮化物单晶自立式衬底包括一个以上的高位错密度区域(20h),以及多个低位错密度区域(20k),所述低位错密度区域(20k)的位错密度低于所述高位错密度区域(20h)的位错密度,其中所述平均位错密度不超过5×105cm-2。此处,所述高位错密度区域(20h)的位错密度对所述平均位错密度的比值大得足以阻止裂纹在所述衬底中传播。并且所述半导体装置的制造方法利用了所述III族氮化物单晶自立式衬底(20p)。 | ||
搜索关键词: | 氮化物 立式 衬底 利用 制造 半导体 装置 方法 | ||
【主权项】:
1.一种平均位错密度不超过5×105cm-2的III族氮化物单晶自立式衬底,其包括:一个以上的高位错密度区域;以及多个低位错密度区域,其中所述低位错密度区域的位错密度低于所述高位错密度区域的位错密度。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于住友电气工业株式会社,未经住友电气工业株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910137022.1/,转载请声明来源钻瓜专利网。
- 上一篇:通过转矩平稳化提高空转质量
- 下一篇:密封夹具和电镀处理设备