[发明专利]用于连续单元中建立/保持表征的方法和系统有效
| 申请号： | 200910143856.3 | 申请日： | 2009-05-31 |
| 公开（公告）号： | CN101771400A | 公开（公告）日： | 2010-07-07 |
| 发明（设计）人： | 陈克明;萧庆和 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H03K3/02 | 分类号： | H03K3/02;H03K5/00 |
| 代理公司： | 北京市德恒律师事务所 11306 | 代理人： | 梁永;马铁良 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供了一种片上逻辑单元时序表征(characterization)电路，以及一种导出顺序单元上的建立(setup)/保持表征的方法和一种表征逻辑单元的传播时延的方法。要被表征建立/保持时间的连续单元彼此靠近地复制形成。第一时钟信号在第一连续单元的第二时钟信号的转换时被采样，建立时间通过第一时序的输出信号中的状态转换来确定。第二时钟信号在另一个连续单元的第一时钟信号的转换时被采样，保持时间通过第二连续单元的输出信号中的状态转换来确定。 | ||
| 搜索关键词： | 用于 连续 单元 建立 保持 表征 方法 系统 | ||
【主权项】：
一种用于在集成电路单元中建立(setup)和保持表征(characterization)的方法，所述方法包括：生成第一和第二周期信号，所述第一周期信号的频率大于所述第二周期信号的频率；将所述第一周期信号连接到第一连续单元的时钟管脚，将所述第二周期信号连接到所述第一连续单元的数据输入管脚，以使得所述第二周期信号在所述第一周期信号的转换时被采样；将所述第一周期信号连接到第二连续单元的数据输入管脚，将所述第二周期信号连接到所述第二连续单元的时钟管脚，以使得所述第一周期信号在所述第二周期信号的转换时被采样，所述第二连续单元与所述第一连续单元基本相同；根据所述第一连续单元的输出信号的第一状态转换确定第一建立时间；以及根据所述第二连续单元的输出信号的第一状态转换确定第一保持时间。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910143856.3/，转载请声明来源钻瓜专利网。
