[发明专利]图案化的方法无效
申请号: | 200910150240.9 | 申请日: | 2009-06-23 |
公开(公告)号: | CN101847596A | 公开(公告)日: | 2010-09-29 |
发明(设计)人: | 李鸿志 | 申请(专利权)人: | 旺宏电子股份有限公司 |
主分类号: | H01L21/768 | 分类号: | H01L21/768 |
代理公司: | 北京中原华和知识产权代理有限责任公司 11019 | 代理人: | 寿宁;张华辉 |
地址: | 中国台*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明是有关于一种图案化的方法。首先,在基底上形成材料层。然后,在材料层上形成灰化层。接着,在灰化层上形成图案化转移层,其中图案化转移层具有小于曝光极限尺寸的关键尺寸。之后,以图案化转移层或图案化转移层的补偿层为掩模,来图案化灰化层,以形成图案化灰化层。继之,以图案化灰化层为掩模,来图案化材料层。藉由本发明可以在维持元件密度的情况下制作较宽的字线,避免短沟道效应,提升元件的效能。另外,此方法可应用到制作较小的接触窗或介层窗,在不需更动现行设备及光刻胶的情况下,提高图案密度高达两倍。此外,本发明提供的图案化的方法可以制作自对准的双镶嵌开口,其制造工艺裕度大且可以轻易达到双镶嵌开口的叠对规格。 | ||
搜索关键词: | 图案 方法 | ||
【主权项】:
一种图案化的方法,其特征在于其包括以下步骤:在一基底上形成一材料层;在该材料层上形成一第一灰化层;在该第一灰化层上形成一图案化第一转移层,其中该图案化第一转移层具有小于曝光极限尺寸的关键尺寸;以该图案化第一转移层或该图案化第一转移层的一补偿层为掩模,来图案化该第一灰化层,以形成一图案化第一灰化层;以及以该图案化第一灰化层为掩模,来图案化该材料层。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于旺宏电子股份有限公司,未经旺宏电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910150240.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造