[发明专利]基于动态随机存取存储器核心的多端口存储器及其控制方法有效
| 申请号： | 200910150310.0 | 申请日： | 2001-11-26 |
| 公开（公告）号： | CN101582290A | 公开（公告）日： | 2009-11-18 |
| 发明（设计）人： | 松崎康郎;铃木孝章;山崎雅文;川崎健一;鎌田心之介 | 申请（专利权）人： | 富士通微电子株式会社 |
| 主分类号： | G11C8/16 | 分类号： | G11C8/16;G11C11/409;G11C7/22 |
| 代理公司： | 中国国际贸易促进委员会专利商标事务所 | 代理人： | 杜 娟 |
| 地址： | 日本*** | 国省代码： | 日本;JP |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 半导体存储器件包括数量为N的多个外部端口，每个外部端口都接收指令，和一个内部电路，它在输入到一个外部端口的指令的最小时间间隔中至少实施N次存取操作。 | ||
| 搜索关键词： | 基于 动态 随机存取存储器 核心 多端 存储器 及其 控制 方法 | ||
【主权项】：
1.一种多端口存储器，包括：具有存储单元的多个存储芯；多个输入/输出端口，每个都包括用于接收时钟信号的时钟端子，用于接收与时钟信号同步提供的用于选择存储单元的地址信号的地址端子，和用于输入/输出数据信号的数据输入/输出端子；多个控制电路，将每个控制电路提供给各存储芯中对应的一个，并选择从一个输入/输出端口的数据输入/输出端子提供的地址信号以便存取由选出的地址信号指示的存储单元，一个缓冲器，在其中存储总量等于两个或多个存储单元的数据，其中从存储单元读出或写入存储单元的数据通过所述缓冲器在存储单元和数据输入/输出端子之间传输。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于富士通微电子株式会社，未经富士通微电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910150310.0/，转载请声明来源钻瓜专利网。
