[发明专利]用于闪速存储器的数据写入方法及其控制电路与储存系统有效
申请号: | 200910151933.X | 申请日: | 2009-07-06 |
公开(公告)号: | CN101944384A | 公开(公告)日: | 2011-01-12 |
发明(设计)人: | 陈庆聪 | 申请(专利权)人: | 群联电子股份有限公司 |
主分类号: | G11C7/10 | 分类号: | G11C7/10;G06F12/02 |
代理公司: | 北京同立钧成知识产权代理有限公司 11205 | 代理人: | 刘芳 |
地址: | 中国台湾*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种用于闪速存储器的数据写入方法及其控制电路与储存系统。其中数据写入方法,用以写入数据至一闪速存储器晶片,其中闪速存储器晶片包括多个物理单元。本数据写入方法包括提供一闪速存储器控制电路,并且配置多个逻辑单元,其中每一逻辑单元映射至少一物理单元。本数据写入方法还包括配置多个逻辑地址,并且将逻辑地址映射至逻辑单元,其中逻辑单元的至少其中之一映射非连续的至少两个逻辑地址。本数据写入方法还包括由闪速存储器控制电路根据映射逻辑地址的逻辑单元将来自于主机系统的数据写入至映射的所述多个物理单元中。基此,本数据写入方法可减少在物理单元中写入数据时所需搬移的数据,进而有效地提升数据写入的速度。 | ||
搜索关键词: | 用于 存储器 数据 写入 方法 及其 控制电路 储存 系统 | ||
【主权项】:
一种数据写入方法,用以写入数据至一闪速存储器晶片,其中该闪速存储器晶片包括多个物理单元,该数据写入方法包括:提供一闪速存储器控制电路;配置多个逻辑单元,其中每一逻辑单元映射至少一物理单元;配置多个逻辑地址,以供一主机系统存取;将所述多个逻辑地址映射至所述多个逻辑单元,其中所述多个逻辑单元的至少其中之一映射非连续的至少两个逻辑地址;以及当该主机系统在所述多个逻辑地址中储存数据时,由该闪速存储器控制电路根据映射所述多个逻辑地址的所述多个逻辑单元将来自于该主机系统的该数据写入至映射的所述多个物理单元中,其中映射相同所述多个逻辑单元的逻辑地址所储存的数据会同时被抹除。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于群联电子股份有限公司,未经群联电子股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/200910151933.X/,转载请声明来源钻瓜专利网。
- 上一篇:高端换流变阀侧套管辅助安装工装
- 下一篇:元数据定制方法和装置
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置