[发明专利]用于SRAM的自校准时钟电路有效
| 申请号： | 200910153798.2 | 申请日： | 2009-11-09 |
| 公开（公告）号： | CN101740117A | 公开（公告）日： | 2010-06-16 |
| 发明（设计）人： | 张强;吴晓波;赵梦恋 | 申请（专利权）人： | 浙江大学 |
| 主分类号： | G11C11/414 | 分类号： | G11C11/414 |
| 代理公司： | 杭州天勤知识产权代理有限公司 33224 | 代理人： | 胡红娟 |
| 地址： | 310027 浙*** | 国省代码： | 浙江;33 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于SRAM的自校准时钟电路，由第一反相器、第二反相器、PMOS管、第一NMOS管和第二NMOS管构成，其中：PMOS管栅极、第一NMOS管栅极及第一反相器输出端相连，第一反相器输入端接nReset信号输入；PMOS管源极接CLK信号、第一NMOS管源极接地；PMOS管漏极、第一NMOS管漏极及第二NMOS管漏极相连并输出GCK信号；第二NMOS管栅极接第二反相器输出端，第二反相器输入端以及第二NMOS管源极接CLK信号输入。本发明电路非常简练、延时短可以加快SRAM读取速度，同时也考虑了SRAM工艺变化带来的影响，实现对SRAM工艺变化的抑制功能。 | ||
| 搜索关键词： | 用于 sram 校准 时钟 电路 | ||
【主权项】：
一种用于SRAM的自校准时钟电路，其特征在于，由第一反相器(I0)、第二反相器(I1)、PMOS管(M0)、第一NMOS管(M1)和第二NMOS管(M2)构成，其中：PMOS管(M0)栅极、第一NMOS管(M1)栅极及第一反相器(I0)输出端相连，第一反相器(I0)输入端接nReset信号输入；PMOS管(M0)源极接CLK信号、第一NMOS管(M1)源极接地；PMOS管(M0)漏极、第一NMOS管(M1)漏极及第二NMOS管(M2)漏极相连并输出GCK信号；第二NMOS管(M2)栅极接第二反相器(I1)输出端，第二反相器(I1)输入端以及第二NMOS管(M2)源极接CLK信号输入。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于浙江大学，未经浙江大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910153798.2/，转载请声明来源钻瓜专利网。
- 上一篇：电控离合机构及轮式管道检测机器人
- 下一篇：供水管
