[发明专利]内置绝缘栅双极晶体管的半导体装置

摘要

本发明涉及内置绝缘栅双极晶体管的半导体装置。半导体装置具有：P型半导体区域(10)和MOS晶体管(PQ)。MOS晶体管(PQ)包括：栅电极(21)、集电极(23)、漏电极(24)、N型杂质区域(12a)和P型杂质区域(19a、19b)。N型杂质区域(12a)与漏电极(24)电连接。P型杂质区域(19a)与集电极(23)电连接。P型杂质区域(19b)与漏电极(24)电连接。半导体装置还具有N型杂质区域(12b)和电极(27)。N型杂质区域(12b)与栅电极(21)电连接。电极(27)经由绝缘膜(28)形成在P型半导体区域(10)上，且与栅电极(21)电连接。由此，能够维持特性并且降低元件的占有面积。

主权项

一种半导体装置(50)，其中，具有：半导体衬底(SUB)；第一导电型的第一半导体区域(10)，形成在所述半导体衬底内；第一导电型的MOS晶体管(PQ)，形成在所述半导体衬底表面，所述第一导电型的MOS晶体管包括：栅电极(21)；源电极(23)；漏电极(24)；第二导电型的第二半导体区域(12a)，利用所述栅电极和所述源电极的电位差形成沟道，并且，形成在所述第一半导体区域内，且与所述漏电极电连接；第一导电型的第三半导体区域(19a)，形成在所述第二半导体区域内，并且，与所述源电极电连接；第一导电型的第四半导体区域(19b)，形成在所述第二半导体区域内，并且，与所述漏电极电连接，该半导体装置(50)还具有：第二导电型的第五半导体区域(12b、25)，形成在所述第一半导体区域内，并且，隔着所述第一半导体区域与所述第二半导体区域对置，并且与所述栅电极电连接；电极(27)，经由绝缘膜形成在被所述第二半导体区域和所述第五半导体区域夹持的所述第一半导体区域上，并且，与所述栅电极电连接。