[发明专利]一种输出电流标幺值加权平均的逆变器并联均流方法

摘要

本发明属于逆变器并联控制技术领域，涉及一种输出电流标幺值加权平均的逆变器并联均流方法。各逆变器模块用其脉冲信号的宽度来表示输出电流的标幺值，即该模块输出电流占其额定电流的百分比，通过对各脉冲宽度信号加权表决的方式得到各模块输出电流标幺值的平均值，各模块根据该平均值转换成电流值调节各自输出电流大小，最终达到各模块的输出电流标幺值在允许的误差范围内相等，实现并联逆变器均流控制。该方法适用于多个逆变器模块并联均流控制，尤其适用于多个功率不全相等逆变器模块并联均流控制。本发明的均流控制方法能够显著提高均流控制精度，同时保证各逆变器模块根据自身的额定值承担相应的输出电流。

主权项

1、一种输出电流标幺值加权平均的逆变器并联均流方法，其特征在于逆变器并联各模块用脉冲宽度信号来表示该模块输出电流的标幺值(输出电流占其额定电流的百分比)，通过加权平均电路得到各模块标幺值的平均值，各模块的权值(以下也称为脉冲宽度信号的权值)由模块功率确定，各模块根据该平均值转换成各自的输出电流值进行输出电流调节，最终实现各模块的输出电流标幺值在允许的误差范围内相等；具体方法为：T为基准正弦波的周期时间，定义系数σ(0＜σ＜1)、α(0＜α≤σ)、β(σ＜β＜1)，各模块在αT时刻开始发送脉冲信号，取(β-α)T的时间宽度来表示模块输出电流占其额定电流的100％，若某模块输出电流占其额定电流的百分比为γ％，则该模块发送的脉冲信号的宽度为(β-α)Tγ％，通过对各模块脉冲宽度信号加权表决的方式来实现并联逆变器均流控制，从而提高均流控制精度，保证各逆变器模块输出电流标幺值在允许的误差范围内相等；各模块脉冲宽度信号加权表决的实现方法如下：逆变器并联系统由第一模块、第二模块、第三模块、......、第n模块并联组成，各模块在给定时刻(αT)同时向互联线开始发送高电平脉冲信号，各模块根据各自输出电流标幺值发送不同的脉冲宽度，结束后信号变为低电平，该脉冲信号的下降沿时刻就可以代表该脉冲信号的宽度，也就可以代表各模块的输出电流标幺值，对脉冲宽度信号的加权表决实际上就是对脉冲信号的下降沿进行加权表决：所有脉冲宽度信号的权值之和为非偶数时，假模块信号(AUX)置为高电平，均流电路中不加入假模块电路(A)，此时当所有信号为高电平使第一信号检测电路至第n信号检测电路的光耦关断，比较器反相输入端电压为V_-＝0，同相输入端电压为Vref=12Vcc,]]>比较器输出端公共脉冲宽度信号(PULSE)为高电平；当第一模块脉冲宽度信号(PULSE1)为低电平时第一光耦导通，不计光耦导通压降，比较器反相输入端电压为V-=R12//R22//...//Rn2R12//R22//...//Rn2+R11Vcc,]]>同相输入端电压为Vref=12Vcc,]]>当R₁₂//R₂₂//…//R_n2＞R₁₁时比较器输出端公共脉冲宽度信号(PULSE)为低电平，当R₁₂//R₂₂//…//R_n2＜R₁₁时比较器输出端公共脉冲宽度信号(PULSE)为高电平；当第一模块脉冲宽度信号(PULSE1)为低电平，第二模块脉冲宽度信号(PULSE2)为低电平时第一光耦及第二光耦导通，比较器反相输入端电压为V-=R12//R22//...//Rn2R12//R22//...//Rn2+R11//R21Vcc,]]>当R₁₂//R₂₂//…//R_n2＞R₁₁//R₂₁时比较器输出端公共脉冲宽度信号(PULSE)为低电平，当R₁₂//R₂₂//…//R_n2＜R₁₁//R₂₁时比较器输出端公共脉冲宽度信号(PULSE)为高电平，当处于低电平的脉冲宽度信号对应的上拉电阻并联值小于所有下拉电阻并联值时，比较器输出端公共脉冲宽度信号(PULSE)为低电平；所有脉冲宽度信号的权值之和为偶数并出现一些模块的功率之和恰为总功率的一半时，假模块信号(AUX)置为低电平，均流电路中加入假模块电路(A)，此时当所有脉冲宽度信号为高电平使第一信号检测电路至第n信号检测电路的光耦关断，比较器反相输入端电压为V-=R12//R22//...//Rn2//Ro2R12//R22//...//Rn2//Ro2+Ro1Vcc,]]>同相输入端电压为Vref=12Vcc,]]>令R₁₂//R₂₂//…//R_n2//R_o2＜R_o1，比较器输出端公共脉冲宽度信号(PULSE)为高电平；当第一模块脉冲宽度信号(PULSE1)为低电平时，比较器反相输入端电压为V-=R12//R22//...//Rn2//Ro2R12//R22//...//Rn2//Ro2+R11//Ro1Vcc,]]>同相输入端电压为Vref=12Vcc,]]>当R₁₂//R₂₂//…//R_n2//R_o2＞R₁₁//R_o1时比较器输出端公共脉冲宽度信号(PULSE)为低电平，当R₁₂//R₂₂//…//R_n2//R_o2＜R₁₁//R_o1时比较器输出端公共脉冲宽度信号(PULSE)为高电平，当处于低电平的脉冲宽度信号对应的上拉电阻与假模块第一电阻并联值小于所有下拉电阻和假模块第二电阻并联值时，比较器输出端公共脉冲宽度信号(PULSE)为低电平；公共脉冲宽度信号(PULSE)持续为高电平的时间代表了各模块输出电流标幺值的平均值，各模块根据该平均值进行输出电流调节，即可实现各模块的均流控制。