[发明专利]提高NMOS管性能的方法以及NMOS管无效
| 申请号： | 200910197857.6 | 申请日： | 2009-10-29 |
| 公开（公告）号： | CN102054693A | 公开（公告）日： | 2011-05-11 |
| 发明（设计）人： | 神兆旭 | 申请（专利权）人： | 中芯国际集成电路制造(上海)有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L21/265;H01L29/78;H01L29/32 |
| 代理公司： | 北京德琦知识产权代理有限公司 11018 | 代理人： | 谢安昆;宋志强 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种提高NMOS管性能的方法，所述NMOS管包括硅基底，位于硅基底之上的p阱，在p阱两端由高掺杂n+区形成的源极/漏极，以及位于源极和漏极之间的栅极，在NMOS管的p阱中引入晶格缺陷，使硼离子在硅晶格中的扩散速率降低。本发明还公开了一种NMOS管。实验证明，采用本发明方案得到的NMOS管相对于现有技术，在相同较宽沟道宽度(10um)NMOS饱和电流时，其小尺寸NMOS(沟道宽度小于1um)饱和电流的大小明显升高，与目标值更为接近。 | ||
| 搜索关键词： | 提高 nmos 性能 方法 以及 | ||
【主权项】：
一种提高NMOS管性能的方法，所述NMOS管包括硅基底，位于硅基底之上的p阱，在p阱两端由高掺杂n+区形成的源极/漏极，以及位于源极和漏极之间的栅极，其特征在于，在NMOS管的p阱中引入晶格缺陷，使硼离子在硅晶格中的扩散速率降低。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造(上海)有限公司，未经中芯国际集成电路制造(上海)有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910197857.6/，转载请声明来源钻瓜专利网。
- 上一篇：一种治疗斑秃的汤药方剂
- 下一篇：一种(S)-吲哚啉-2-羧酸的制备方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
