[发明专利]沟槽MOS器件制备中沟槽的制备方法无效
| 申请号： | 200910201964.1 | 申请日： | 2009-12-18 |
| 公开（公告）号： | CN102103996A | 公开（公告）日： | 2011-06-22 |
| 发明（设计）人： | 金勤海;丛茂杰;刘丽艳 | 申请（专利权）人： | 上海华虹NEC电子有限公司 |
| 主分类号： | H01L21/3065 | 分类号： | H01L21/3065;H01L21/336 |
| 代理公司： | 上海浦一知识产权代理有限公司 31211 | 代理人： | 张骥 |
| 地址： | 201206 上*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种沟槽MOS器件制备中沟槽的制备方法，包括如下步骤：1)先刻蚀出预设沟槽深度的一部分，该部分沟槽深度为预设沟槽深度的十分之一至二分之一，采用刻蚀后使该部分沟槽侧壁垂直于水平面的工艺条件；2)在所刻出的沟槽内壁生长氧化层；3)而后淀积介质层来填充所刻出的沟槽；4)回刻沟槽内的介质层，至硅平面上至少有100埃的介质层，并在所示沟槽侧壁形成介质侧墙；5)接着采用侧壁倾斜的工艺条件，刻蚀形成完整的沟槽，同时将步骤四中形成的介质侧墙去除，形成上段垂直下段倾斜的沟槽。采用本发明的方法所制备的沟槽，上段沟槽侧壁垂直于水平面，具有高载流子迁移率，下段沟槽侧壁倾斜有利于导电材料或介质填充。 | ||
| 搜索关键词： | 沟槽 mos 器件 制备 方法 | ||
【主权项】：
一种沟槽MOS器件制备中沟槽的制备方法，其特征在于，包括如下步骤：1)先刻蚀出预设沟槽深度的一部分，该部分沟槽深度为预设沟槽深度的十分之一至二分之一，采用刻蚀后使该部分沟槽侧壁垂直于水平面的工艺条件；2)在所刻出的沟槽内壁生长氧化层；3)而后淀积介质层来填充所刻出的沟槽；4)回刻所述沟槽内的介质层，至所述硅平面上至少还有100埃厚的介质层，并在所示沟槽侧壁形成介质侧墙；5)接着采用使所刻蚀的沟槽侧壁倾斜的工艺条件，刻蚀衬底以形成完整的沟槽，同时将步骤四中形成的介质侧墙去除，最终形成上段垂直下段倾斜的沟槽形貌。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹NEC电子有限公司，未经上海华虹NEC电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/200910201964.1/，转载请声明来源钻瓜专利网。
- 上一篇：制动控制装置
- 下一篇：晶圆贴膜方法及晶圆贴膜装置
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
