[发明专利]错误判断电路和共享的存储器系统无效

专利信息
申请号: 200910212292.4 申请日: 2009-11-16
公开(公告)号: CN101740135A 公开(公告)日: 2010-06-16
发明(设计)人: 鹈饲昌树 申请(专利权)人: 富士通株式会社
主分类号: G11C29/42 分类号: G11C29/42;G06F11/10
代理公司: 北京集佳知识产权代理有限公司 11227 代理人: 王萍;许向华
地址: 日本神*** 国省代码: 日本;JP
权利要求书: 查看更多 说明书: 查看更多
摘要: 一种错误判断电路,包括:第一EOR电路树,用于在使用里德-索罗蒙代码的SmEC-DmED中通过在伽罗瓦扩展域GF(2m)中相加,相对于m位块单元数据,通过与受保护以避免错误的原代码的多项式表达相关的多项式余项计算来生成校正码的校验位;第二EOR电路树,用于当要被检测错误并且可能混有错误的代码的多项式表达为Y(x)时,相对于代码C(x),根据Sn=Y(αn)生成检验子,其中把校验位添加到原代码;和错误检测电路部件,用于根据是否满足检验子方程式S12=S0S2来检测存在一个块错误、两个块错误还是没有错误。
搜索关键词: 错误 判断 电路 共享 存储器 系统
【主权项】:
一种错误判断电路,包括:第一异或(EOR)电路树,用于在使用(k,k-3)里德-索罗蒙代码的SmEC-DmED中,当P(x)是在伽罗瓦域GF(2)中的m阶本原多项式、伽罗瓦扩展域GF(2m)中的本原元素是α并且P(x)=0的根是αi时,相对于m位块单元数据,通过在伽罗瓦扩展域GF(2m)中相加,通过与受保护以避免错误的原代码的多项式表达I(x)相关的多项式余项计算C(x)=x2I(x)modP(x)来生成校正码的校验位,其中k是不超过2m的自然数,m是不小于8的自然数且i=0,…,m-1;第二EOR电路树,用于当要被检测错误并且可能混有错误的代码的多项式表达为Y(x)时,相对于原代码C(x),根据Sn=Y(αn)生成检验子S0、S1、S2,其中把校验位添加到原代码,其中n=0,1,2;以及错误检测电路部件,用于根据是否满足检验子的方程式S12=S0S2来检测存在一个块错误、两个块错误还是没有错误,并且用于根据在伽罗瓦扩展域GF(2m)中的检验子的方程式S0αp=S1来检测块错误的位置p。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于富士通株式会社,未经富士通株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/200910212292.4/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top